- 您现在的位置：买卖IC网 > PDF目录268233 > OR2T40A6BC432I-DB (LATTICE SEMICONDUCTOR CORP) FPGA, 900 CLBS, 43200 GATES, PBGA432 PDF资料下载
参数资料
| 型号： | OR2T40A6BC432I-DB |
| 厂商： | LATTICE SEMICONDUCTOR CORP |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 900 CLBS, 43200 GATES, PBGA432 |
| 封装： | EBGA-432 |
| 文件页数： | 146/196页 |
| 文件大小： | 3475K |
| 代理商： | OR2T40A6BC432I-DB |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页当前第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页
Data Sheet
January 2003
ORCA Series 2 FPGAs
Lattice Semiconductor
53
FPGA Conguration Modes (continued)
Daisy Chain
Multiple FPGAs can be congured by using a daisy
chain of the FPGAs. Daisy chaining uses a lead FPGA
and one or more FPGAs congured in slave serial
mode. The lead FPGA can be congured in any mode
except slave parallel mode. (Daisy chaining is not avail-
able with the boundary-scan ram_w instruction, dis-
cussed later.)
All daisy-chained FPGAs are connected in series.
Each FPGA reads and shifts the preamble and length
count in on positive CCLK and out on negative CCLK
edges.
An upstream FPGA that has received the preamble
and length count outputs a high on DOUT until it has
received the appropriate number of data frames so that
downstream FPGAs do not receive frame start bits
(0s). After loading and retransmitting the preamble and
length count to a daisy chain of slave devices, the lead
device loads its conguration data frames. The loading
of conguration data continues after the lead device
has received its conguration data if its internal frame
bit counter has not reached the length count. When the
conguration RAM is full and the number of bits
received is less than the length count eld, the FPGA
shifts any additional data out on DOUT.
The conguration data is read into DIN of slave devices
on the positive edge of CCLK, and shifted out DOUT
on the negative edge of CCLK. Figure 46 shows the
connections for loading multiple FPGAs in a daisy-
chain conguration.
The generation of CCLK for the daisy-chained devices
which are in slave serial mode differs depending on the
conguration mode of the lead device. A master paral-
lel mode device uses its internal timing generator to
produce an internal CCLK at eight times its memory
address rate (RCLK). The asynchronous peripheral
mode device outputs eight CCLKs for each write cycle.
If the lead device is congured in either synchronous
peripheral or a slave mode, CCLK is routed to the lead
device and to all of the daisy-chained devices.
The development system can create a composite
conguration bit stream for conguring daisy-chained
FPGAs. The frame format is a preamble, a length count
for the total bit stream, multiple concatenated data
frames, an end-of-conguration frame per device, a
postamble, and an additional ll bit per device in the
serial chain.
are connected together. This is required to guarantee
that powerup and initialization will work correctly. In
general, the DONE pins for all of the FPGAs are also
connected together as shown to guarantee that all of
the FPGAs enter the start-up state simultaneously. This
may not be required, depending upon the start-up
sequence desired.
5-4488(F)
Figure 46. Daisy-Chain Conguration Schematic
VDD
EPROM
PROGRAM
D[7:0]
OE
CE
A[17:0]
D[7:0]
DONE
M2
M1
M0
DONE
HDC
LDC
RCLK
CCLK
DOUT
DIN
DOUT
DIN
CCLK
DONE
DOUT
INIT
CCLK
VDD
VDD OR
GND
PRGM
M2
M1
M0
PRGM
M2
M1
M0
VDD
HDC
LDC
RCLK
HDC
LDC
RCLK
VDD
ORCA
SERIES
FPGA
SLAVE #2
ORCA
SERIES
FPGA
MASTER
ORCA
SERIES
FPGA
SLAVE #1
相关PDF资料 |
PDF描述 |
|---|---|
| OR2T40A7BC432-DB | FPGA, 900 CLBS, 43200 GATES, PBGA432 |
| OR2C08A-2B256 | FPGA, 196 CLBS, 7000 GATES, PBGA256 |
| OR2C08A-3B256 | FPGA, 196 CLBS, 7000 GATES, PBGA256 |
| OR2C08A-4B256 | FPGA, 196 CLBS, 7000 GATES, PBGA256 |
| OR2C08A-2B256I | FPGA, 196 CLBS, 7000 GATES, PBGA256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| OR2T40A6PS208-DB | 功能描述:FPGA - 现场可编程门阵列 3600 LUT 326 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2T40A6PS208I-DB | 功能描述:FPGA - 现场可编程门阵列 3600 LUT 326 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2T40A6PS240DB | 制造商:ORCA 功能描述:NEW |
| OR2T40A6PS240-DB | 功能描述:FPGA - 现场可编程门阵列 3600 LUT 326 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
| OR2T40A6PS240I-DB | 功能描述:FPGA - 现场可编程门阵列 3600 LUT 326 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 栅极数量: 逻辑块数量:943 内嵌式块RAM - EBR:1956 kbit 输入/输出端数量:128 最大工作频率:800 MHz 工作电源电压:1.1 V 最大工作温度:+ 70 C 安装风格:SMD/SMT 封装 / 箱体:FBGA-256 |
发布紧急采购，3分钟左右您将得到回复。