- 您现在的位置：买卖IC网 > PDF目录1966 > R5F5630ADDFB#V0 (Renesas Electronics America)MCU RX630 768KB FLASH 144-LQFP PDF资料下载
参数资料
| 型号： | R5F5630ADDFB#V0 |
| 厂商： | Renesas Electronics America |
| 文件页数： | 140/165页 |
| 文件大小： | 0K |
| 描述： | MCU RX630 768KB FLASH 144-LQFP |
| 产品培训模块： | RX Compare Match Timer RX DMAC |
| 标准包装： | 1 |
| 系列： | RX600 |
| 核心处理器： | RX |
| 芯体尺寸： | 32-位 |
| 速度： | 100MHz |
| 连通性： | CAN，EBI/EMI，I²C，LIN，SCI，SPI，USB |
| 外围设备： | DMA，LVD，POR，PWM，WDT |
| 输入/输出数： | 117 |
| 程序存储器容量： | 768KB（768K x 8） |
| 程序存储器类型： | 闪存 |
| RAM 容量： | 96K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 2.7 V ~ 3.6 V |
| 数据转换器： | A/D 8x10b，21x12b，D/A 2x10b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 144-LQFP |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页当前第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页
R01DS0060EJ0100 Rev.1.00
Page 76 of 168
Sep 13, 2011
RX630 Group
4. I/O Registers
Longword-size I/O registers
MOV.L #SFR_ADDR, R1
MOV.L #SFR_DATA, [R1]
CMP
[R1].L, R1
;; Next process
If multiple registers are written to and a subsequent instruction should be executed after the write operations are entirely
completed, only read the I/O register that was last written to and execute the operation using the value; it is not necessary
to read or execute operation for all the registers that were written to.
(3)
Number of Access Cycles to I/O Registers
For the number of I/O register access cycles, refer to Table 4.1, List of I/O Registers (Address Order).
The number of access cycles to I/O registers is obtained by following equation.*1
Number of access cycles to I/O registers = Number of bus cycles for internal main bus 1 +
Number of divided clock synchronization cycles +
Number of bus cycles for internal peripheral bus 1 to 6
The number of bus cycles of internal peripheral bus 1 to 6 differs according to the register to be accessed.
When peripheral functions connected to internal peripheral bus 2 to 6 or registers for the external bus control unit (except
for bus error related registers) are accessed, the number of divided clock synchronization cycles is added.
The number of divided clock synchronization cycles differs depending on the frequency ratio between ICLK and PCLK
(or FCLK, BCLK) or bus access timing.
In the peripheral function unit, when the frequency ratio of ICLK is equal to or greater than that of PCLK (or FCLK), the
sum of the number of bus cycles for internal main bus 1 and the number of the divided clock synchronization cycles will
be one cycle of PCLK (or FCLK) at a maximum. Therefore, one PCLK (or FCLK) has been added to the number of
access states shown in Table 4.1.
When the frequency ratio of ICLK is lower than that of PCLK (or FCLK), the subsequent bus access is started from the
ICLK cycle following the completion of the access to the peripheral functions. Therefore, the access cycles are described
on an ICLK basis.
In the external bus control unit, the sum of the number of bus cycles for internal main bus 1 and the number of divided
clock synchronization cycles will be one cycle of BCLK at a maximum. Therefore, one BCLK is added to the number of
access cycles shown in Table 4.1.
Note 1.
This applies to the number of cycles when the access from the CPU does not conflict with the instruction
fetching to the external memory or bus access from the different bus master (DMAC or DTC).
相关PDF资料 |
PDF描述 |
|---|---|
| R5F72167GDFA#V0 | MCU 1MB FLASH 128K 176-LQFP |
| R8J73437BGZV | SH-MOBILE 3AS |
| RAPID-NI V2104 | MODBUS TCP NET INTERF MOD PARA |
| RE46C120E16F | IC SMOKE DETECTOR ION 16PDIP |
| RF803D | IC DECODER 3 DGTL I/O 8-PDIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| R5F5630ADDFC | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:Renesas MCUs |
| R5F5630ADDFC#V0 | 制造商:Renesas Electronics Corporation 功能描述:RX630 768KB/96KB CAN LQFP176 - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 32BIT 768KB FLASH 176LQFP |
| R5F5630ADDFP | 制造商:Renesas Electronics Corporation 功能描述:MCU,RX600,100MHz,768K FLASH,LQFP100 |
| R5F5630ADDFP#V0 | 功能描述:MCU RX630 768KB FLASH 100-LQFP RoHS:是 类别:集成电路 (IC) >> 嵌入式 - 微控制器， 系列:RX600 产品培训模块:CAN Basics Part-1 CAN Basics Part-2 Electromagnetic Noise Reduction Techniques Part 1 M16C Product Overview Part 1 M16C Product Overview Part 2 标准包装:1 系列:M16C™ M32C/80/87 核心处理器:M32C/80 芯体尺寸:16/32-位 速度:32MHz 连通性:EBI/EMI，I²C，IEBus，IrDA，SIO，UART/USART 外围设备:DMA，POR，PWM，WDT 输入/输出数:121 程序存储器容量:384KB（384K x 8） 程序存储器类型:闪存 EEPROM 大小:- RAM 容量:24K x 8 电压 - 电源 (Vcc/Vdd):3 V ~ 5.5 V 数据转换器:A/D 34x10b，D/A 2x8b 振荡器型:内部 工作温度:-20°C ~ 85°C 封装/外壳:144-LQFP 包装:托盘 产品目录页面:749 (CN2011-ZH PDF) 配用:R0K330879S001BE-ND - KIT DEV RSK M32C/87 |
| R5F5630ADDLC | 制造商:RENESAS 制造商全称:Renesas Technology Corp 功能描述:Renesas MCUs |
发布紧急采购，3分钟左右您将得到回复。