- 您现在的位置：买卖IC网 > PDF目录69331 > SAB-C515-L24N (INFINEON TECHNOLOGIES AG) 8-BIT, 24 MHz, MICROCONTROLLER, PQCC68 PDF资料下载
参数资料
| 型号： | SAB-C515-L24N |
| 厂商： | INFINEON TECHNOLOGIES AG |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, 24 MHz, MICROCONTROLLER, PQCC68 |
| 封装： | PLASTIC, LCC-68 |
| 文件页数： | 96/162页 |
| 文件大小： | 771K |
| 代理商： | SAB-C515-L24N |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页当前第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页
Semiconductor Group
5-3
Reset / System Clock
C515
5.2
Hardware Reset Timing
This section describes the timing of the hardware reset signal.
The input pin RESET is sampled once during each machine cycle. This happens in state 5 phase
2. Thus, the external reset signal is synchronized to the internal CPU timing. When the reset is
found active (low level) the internal reset procedure is started. It needs two complete machine
cycles to put the complete device to its correct reset state, i.e. all special function registers contain
their default values, the port latches contain 1's etc. Note that this reset procedure is also performed
if there is no clock available at the device. (This is done by the oscillator watchdog, which provides
an auxiliary clock for performing a perfect reset without clock at the XTAL1 and XTAL2 pins). The
RESET signal must be active for at least one machine cycle; after this time the C515 remains in its
reset state as long as the signal is active. When the signal goes inactive this transition is recognized
in the following state 5 phase 2 of the machine cycle. Then the processor starts its address output
(when configured for external ROM) in the following state 5 phase 1. One phase later (state 5 phase
2) the first falling edge at pin ALE occurs.
Figure 5-2 shows this timing for a configuration with EA = 0 (external program memory). Thus,
between the release of the RESET signal and the first falling edge at ALE there is a time period of
at least one machine cycle but less than two machine cycles.
Figure 5-2
CPU Timing after Reset
MCT01879
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
S3
S4
S5
S6
S1
S2
P1 P2
PCL
OUT
PCL
OUT
PCH
OUT
PCH
OUT
One Machine Cycle
RESET
P0
P2
ALE
IN
Inst.
相关PDF资料 |
PDF描述 |
|---|---|
| SAF-C515-RM | 8-BIT, OTPROM, 16 MHz, MICROCONTROLLER, PQFP80 |
| SAF-C515-LN | 8-BIT, 16 MHz, MICROCONTROLLER, PQCC68 |
| SAH-C515-LN | 8-BIT, 16 MHz, MICROCONTROLLER, PQCC68 |
| SAB-C515-LM | 8-BIT, 16 MHz, MICROCONTROLLER, PQFP80 |
| SAB-C515C-LM | 8-BIT, 10 MHz, MICROCONTROLLER, PQFP80 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| SAB-C515-LM | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAB-C517A | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:8-bit CMOS MICROCONTROLLER |
| SAB-C517A-4R24M | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAB-C517A-4RM | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
| SAB-C517A-L24M | 制造商:INFINEON 制造商全称:Infineon Technologies AG 功能描述:8-Bit CMOS Microcontroller |
发布紧急采购，3分钟左右您将得到回复。