2/190
Table of Contents
190
9
1 GENERAL DESCRIPTION . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . . 6
1.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. . 6
1.1.1
ST9+ Core . . . .... .... .. . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . . 6
1.1.2
Power Saving Modes . . . . . . . . . . . . . .... . ... .. .. .. .... . . . ... . . . . . . . . ... 6
1.1.3
system Clock . . . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. ... .. . ... .. . . ... . . . 6
1.1.4
I/O Ports . . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. . 6
1.1.5
Multifunction Timers (MFT) . . . . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. . 7
1.1.6
Standard Timer (STIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.7
Watchdog Timer (WDT) . . . . . . . . . . . . .... .... .. . . . . . . . . . . . . . ... .. . .... . 7
1.1.8
Serial Peripheral Interface (SPI) . . . . . . . . ... . . . . . . . . . .... ... . . . . . . . . . . . . . 7
1.1.9
Serial Communications Controllers (SCI) . . . . . . . . . . . . .... . . . . .. . . . . . . . . ... 7
1.1.10 Analog/Digital Converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. . 7
1.2 PIN DESCRIPTION . . .... . ... .. . . ... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 10
1.3 I/O PORT PINS . . . . . . . . . . . . . . . . . . . . ... . . . . . . . . . ... .. .. ... .. .. . . .. . . ... .. 13
2 DEVICE ARCHITECTURE . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 18
2.1 CORE ARCHITECTURE . . . . . . . . . . . . . . . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 18
2.2 MEMORY SPACES . . . . . . . . . . . . . . .... . ... .. .. .. . . . . . . . . . . . . ... . . . .... . ... 18
2.2.1
Register File . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 18
2.2.2
Register Addressing . . . . . .... . . ... .. .... ... . . . . . . . . . . . . . . . . . .. . ... .. 20
2.3 SYSTEM REGISTERS . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . . . . . . . . ... .. . . . 21
2.3.1
Central Interrupt Control Register . . . . . . . . . . . .... . . . . ... . ... .. . . ... .. . . . 21
2.3.2
Flag Register . . . . . . .... . ... .. . . ... ... . ... .. . . ... .. . . ... . ... .. .. ... 22
2.3.3
Register Pointing Techniques . . . . ... .. ... .. .. ... .. .. ... .. .. .... . . ... .. 23
2.3.4
Paged Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.3.5
Mode Register . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 26
2.3.6
Stack Pointers . . . . . . . . . . . . . . . . . . . . . .... ... . . . . . . . . . . . . . . . . . . . . ... .. 27
2.4 MEMORY ORGANIZATION . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 29
2.5 MEMORY MANAGEMENT UNIT . . . . . . . . . . .... . ... .. . . . . .... . . . . .. . . . . . . . . . . 30
2.6 ADDRESS SPACE EXTENSION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
2.6.1
Addressing 16-Kbyte Pages . . . . . . . . . .... . . . . .. . . . . . . . . . . . . . ... .. . .... 31
2.6.2
Addressing 64-Kbyte Segments . . . . . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 32
2.7 MMU REGISTERS . .... .. . .... . ... .. . . ... ... . ... .. . . ... .. . .... . ... .. . . ... 32
2.7.1
DPR[3:0]: Data Page Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . ... .. 32
2.7.2
CSR: Code Segment Register . . . ... . . . . . . . . . ... .. .. ... .. . ... .. . . ... .. 34
2.7.3
ISR: Interrupt Segment Register . . . . . . . . . . . . .... .... ... . ... .. . . ... .. . . . 34
2.7.4
DMASR: DMA Segment Register . . . . . . . . . . . .... .... ... . ... .. . . ... .. . . . 34
2.8 MMU USAGE . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . . ... . . . . . . . . . . . . . ... ... . . . . 36
2.8.1
Normal Program Execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . ... .. . . ... 36
2.8.2
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... .... ... . ... .. . . ... .. . . . 36
2.8.3
DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .... . . . . ... . ... .. . . ... .. . . . 36
3 REGISTER AND MEMORY MAP .... .. . . . . . . . . .... . ... .. .. .. . .... ... . . . . . . . . . . . . 37
3.1 MEMORY CONFIGURATION . . . . . . . . . . . . . .... . . . . .. . . . . . . . . . . . . . ... .. . .... 37
3.2 EPROM PROGRAMMING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
3.3 MEMORY MAP . . . . . . . . . . .... . ... ... . . . .... .... .. . . . . . . . . . . . . . ... .. . .... 39
3.4 ST90158/135 REGISTER MAP . . . . . . . . . . . . . . ... . . . . ... .. ... .. .. . . . . . . . ... .. 40
4 INTERRUPTS . . .... .. . . . . . . . . .... . ... .. . . . . .... .... .. . .... .. . . . . . . ... .. . . . . . 48
4.1 INTRODUCTION . . . . . . . . . . . . . .... . . ... .. ... .. .. . . . . . . . ... .. .. .... . . ... .. 48
4.2 INTERRUPT VECTORING .... .. . .... .. . .... . ... .. .. .. .... . . . ... . . . . . . . . . . 48