- 您现在的位置：买卖IC网 > PDF目录220054 > TLC320AC02CPM (TEXAS INSTRUMENTS INC) SPECIALTY ANALOG CIRCUIT, PQFP64 PDF资料下载
参数资料
| 型号： | TLC320AC02CPM |
| 厂商： | TEXAS INSTRUMENTS INC |
| 元件分类： | 模拟信号调理 |
| 英文描述： | SPECIALTY ANALOG CIRCUIT, PQFP64 |
| 封装： | PLASTIC, QFP-64 |
| 文件页数： | 42/86页 |
| 文件大小： | 471K |
| 代理商： | TLC320AC02CPM |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页当前第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
3–9
3.7
Timing Requirements and Specifications in Slave Mode and Codec
Emulation Mode
3.7.1
Recommended Input Timing Requirements for Slave Mode, VDD = 5 V
MIN
NOM
MAX
UNIT
tr(MCLK)
Master clock rise time
5
ns
tf(MCLK)
Master clock fall time
5
ns
Master clock duty cycle
40%
60%
tw(RESET)
RESET pulse duration
1 MCLK
tsu(DIN)
DIN setup time before SCLK low (see Figure 4–3)
20
ns
th(DIN)
DIN hold time after SCLK high (see Figure 4–3)
20
ns
tsu(FL-CH)
Setup time from FS low to SCLK high
±SCLK/4
ns
3.7.2
Operating Characteristics Over Recommended Range of Operating Free-Air
Temperature, VDD = 5 V (Unless Otherwise Noted) (see Note 23)
PARAMETER
MIN
TYP
MAX
UNIT
tc(SCLK)
Shift clock cycle time (see Figure 4–3)
125
ns
tf(SCLK)
Shift clock fall time (see Figure 4–3)
18
ns
tr(SCLK)
Shift clock rise time (see Figure 4–3)
18
ns
Shift clock duty cycle
45%
55%
td(CH-FDL)
Delay time from SCLK high to FSD low (see Figure 4–6)
50
ns
td(CH-FDH)
Delay time from SCLK high to FSD high
40
ns
td(FL-FDL)
Delay time from FS low to FSD low (slave to slave)
(see Figure 4–5)
40
ns
td(CH-DOUT)
Delay time from SCLK high to DOUT valid
(see Figures 4–3 and 4–7)
40
ns
td(CH-DOUTZ)
Delay time from SCLK
↑ to DOUT in high-impedance state
(see Figure 4–8)
20
ns
td(ML-EL)
Delay time from MCLK low to EOC low (see Figure 4–9)
40
ns
td(ML-EH)
Delay time from MCLK low to EOC high (see Figure 4–9)
40
ns
tf(EL)
EOC fall time (see Figure 4–9)
13
ns
tr(EH)
EOC rise time (see Figure 4–9)
13
ns
td(MH-CH)
Delay time from MCLK high to SCLK high
50
ns
td(MH-CL)
Delay time from MCLK high to SCLK low
50
ns
All typical values are at VDD = 5 V and TA = 25°C.
NOTE 23: All timing specifications are valid with CL = 20 pF.
相关PDF资料 |
PDF描述 |
|---|---|
| TL431N | 1-OUTPUT THREE TERM VOLTAGE REFERENCE, PDIP8 |
| TPS658620ZQZT | 11-CHANNEL POWER SUPPLY MANAGEMENT CKT, PBGA120 |
| TPS40211DGQ | 0.4 A SWITCHING REGULATOR, 1000 kHz SWITCHING FREQ-MAX, PDSO10 |
| TC126331 | 0.4 A SWITCHING REGULATOR, 115 kHz SWITCHING FREQ-MAX, PDSO5 |
| TC126331TR | 0.4 A SWITCHING REGULATOR, 115 kHz SWITCHING FREQ-MAX, PDSO5 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TLC320AC02I | 制造商:TI 制造商全称:Texas Instruments 功能描述:Single-Supply Analog Interface Circuit |
| TLC320AC02IFN | 功能描述:接口—CODEC SNGL CH Codec Bandwidth Indpendent RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| TLC320AC02IFNR | 功能描述:接口—CODEC SNGL CH Codec Bandwidth Indpendent RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| TLC320AC02IPM | 功能描述:接口—CODEC SNGL CH Codec Bandwidth Indpendent RoHS:否 制造商:Texas Instruments 类型: 分辨率: 转换速率:48 kSPs 接口类型:I2C ADC 数量:2 DAC 数量:4 工作电源电压:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:DSBGA-81 封装:Reel |
| TLC320AC03CFNG4 | 制造商:Texas Instruments 功能描述: |
发布紧急采购，3分钟左右您将得到回复。