- 您现在的位置：买卖IC网 > PDF目录382646 > TMJ320C6211GNY167 (Texas Instruments, Inc.) FIXED-POINT DIGITAL SIGNAL PROCESSORS PDF资料下载
参数资料
| 型号： | TMJ320C6211GNY167 |
| 厂商： | Texas Instruments, Inc. |
| 元件分类： | 数字信号处理 |
| 英文描述： | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| 中文描述： | 定点数字信号处理器 |
| 文件页数： | 63/83页 |
| 文件大小： | 1176K |
| 代理商： | TMJ320C6211GNY167 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页当前第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页
TMS320C6211, TMS320C6211B
FIXED-POINT DIGITAL SIGNAL PROCESSORS
SPRS073K
AUGUST 1998
REVISED MARCH 2004
63
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
1443
HOST-PORT INTERFACE TIMING
timing requirements for host-port interface cycles [C6211]
(see Figure 33, Figure 34, Figure 35,
and Figure 36)
NO.
C6211
150
C6211
167
UNIT
MIN
5
4
4P
4P
5
3
5
3
MAX
1
2
3
4
10
11
12
13
t
su(SELV-HSTBL)
t
h(HSTBL-SELV)
t
w(HSTBL)
t
w(HSTBH)
t
su(SELV-HASL)
t
h(HASL-SELV)
t
su(HDV-HSTBH)
t
h(HSTBH-HDV)
Setup time, select signals
§
valid before HSTROBE low
Hold time, select signals
§
valid after HSTROBE low
Pulse duration, HSTROBE low
Pulse duration, HSTROBE high between consecutive accesses
Setup time, select signals
§
valid before HAS low
Hold time, select signals
§
valid after HAS low
Setup time, host data valid before HSTROBE high
Hold time, host data valid after HSTROBE high
Hold time, HSTROBE low after HRDY low. HSTROBE should not be inactivated
until HRDY is active (low); otherwise, HPI writes will not complete properly.
ns
ns
ns
ns
ns
ns
ns
ns
14
t
h(HRDYL-HSTBL)
2
ns
18
19
t
su(HASL-HSTBL)
t
h(HSTBL-HASL)
Setup time, HAS low before HSTROBE low
Hold time, HAS low after HSTROBE low
2
2
ns
ns
HSTROBE refers to the following logical operation on HCS, HDS1, and HDS2: [NOT(HDS1 XOR HDS2)] OR HCS.
P = 1/CPU clock frequency in ns. For example, when running parts at 167 MHz, use P = 6 ns.
§
Select signals include: HCNTL[1:0], HR/W, and HHWIL.
switching characteristics over recommended operating conditions during host-port interface
cycles [C6211]
(see Figure 33, Figure 34, Figure 35, and Figure 36)
NO.
PARAMETER
C6211
150
C6211
167
UNIT
MIN
MAX
15
15
5
6
t
d(HCS-HRDY)
t
d(HSTBL-HRDYH)
t
d(HSTBL-HDLZ)
t
d(HDV-HRDYL)
t
oh(HSTBH-HDV)
t
d(HSTBH-HDHZ)
t
d(HSTBL-HDV)
t
d(HSTBH-HRDYH)
t
d(HASL-HRDYH)
Delay time, HCS to HRDY
Delay time, HSTROBE low to HRDY high
#
1
3
ns
ns
7
Delay time, HSTROBE low to HD low impedance for an HPI read
2
ns
8
9
15
Delay time, HD valid to HRDY low
Output hold time, HD valid after HSTROBE high
Delay time, HSTROBE high to HD high impedance
2P
4
2P
15
15
ns
ns
ns
3
3
16
Delay time, HSTROBE low to HD valid
3
15
ns
17
20
Delay time, HSTROBE high to HRDY high
||
Delay time, HAS low to HRDY high
3
3
15
15
ns
ns
HSTROBE refers to the following logical operation on HCS, HDS1, and HDS2: [NOT(HDS1 XOR HDS2)] OR HCS.
P = 1/CPU clock frequency in ns. For example, when running parts at 167 MHz, use P = 6 ns.
HCS enables HRDY, and HRDY is always low when HCS is high. The case where HRDY goes high when HCS falls indicates that HPI is busy
completing a previous HPID write or READ with autoincrement.
#
This parameter is used during an HPID read. At the beginning of the first half-word transfer on the falling edge of HSTROBE, the HPI sends the
request to the EDMA internal address generation hardware, and HRDY remains high until the EDMA internal address generation hardware loads
the requested data into HPID.
||
This parameter is used after the second half-word of an HPID write or autoincrement read. HRDY remains low if the access is not an HPID write
or autoincrement read. Reading or writing to HPIC or HPIA does not affect the HRDY signal.
相关PDF资料 |
PDF描述 |
|---|---|
| TMX320C6201GNY167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMX320C6211GNZ167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMP320C6211GNZ167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMX320C6211PYP167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMP320C6211PYP167 | FIXED-POINT DIGITAL SIGNAL PROCESSORS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| TMJ320C6211GNZ167 | 制造商:TI 制造商全称:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMJ320C6211PYP167 | 制造商:TI 制造商全称:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMJ325AB7475KMHP | 功能描述:CAP CER 4.7UF 25V X7R 1210 制造商:taiyo yuden 系列:M 包装:剪切带（CT） 零件状态:在售 电容:4.7μF 容差:±10% 电压 - 额定:25V 温度系数:X7R 工作温度:-55°C ~ 125°C 特性:软端子 等级:AEC-Q200 应用:汽车，SMPS 滤波，Boardflex 敏感 故障率:- 安装类型:表面贴装，MLCC 封装/外壳:1210（3225 公制） 大小/尺寸:0.126" 长 x 0.098" 宽（3.20mm x 2.50mm） 高度 - 安装（最大值）:- 厚度（最大值）:0.110"（2.80mm） 引线间距:- 引线形式:- 标准包装:1 |
| TMJ325AB7475KMHT | 功能描述:4.7μF 25V 陶瓷电容器 X7R 1210（3225 公制） 0.126" 长 x 0.098" 宽（3.20mm x 2.50mm） 制造商:taiyo yuden 系列:M 包装:剪切带（CT） 零件状态:有效 电容:4.7μF 容差:±10% 电压 - 额定:25V 温度系数:X7R 安装类型:表面贴装，MLCC 工作温度:-55°C ~ 125°C 应用:汽车级，Boardflex 敏感 等级:AEC-Q200 封装/外壳:1210（3225 公制） 大小/尺寸:0.126" 长 x 0.098" 宽（3.20mm x 2.50mm） 高度 - 安装（最大值）:- 厚度（最大值）:0.106"（2.70mm） 引线间距:- 特性:软端子 引线形式:- 标准包装:1 |
| TMJ325KB7106KMHP | 功能描述:CAP CER 10UF 25V X7R 1210 制造商:taiyo yuden 系列:M 包装:剪切带（CT） 零件状态:在售 电容:10μF 容差:±10% 电压 - 额定:25V 温度系数:X7R 工作温度:-55°C ~ 125°C 特性:软端子 等级:AEC-Q200 应用:汽车，SMPS 滤波，Boardflex 敏感 故障率:- 安装类型:表面贴装，MLCC 封装/外壳:1210（3225 公制） 大小/尺寸:0.126" 长 x 0.098" 宽（3.20mm x 2.50mm） 高度 - 安装（最大值）:- 厚度（最大值）:0.110"（2.80mm） 引线间距:- 引线形式:- 标准包装:1 |
发布紧急采购，3分钟左右您将得到回复。