- 您现在的位置：买卖IC网 > PDF目录202172 > V58C2256164SBLJ5B (PROMOS TECHNOLOGIES INC) 16M X 16 DDR DRAM, 0.65 ns, PBGA60 PDF资料下载
参数资料
| 型号： | V58C2256164SBLJ5B |
| 厂商： | PROMOS TECHNOLOGIES INC |
| 元件分类： | DRAM |
| 英文描述： | 16M X 16 DDR DRAM, 0.65 ns, PBGA60 |
| 封装： | LEAD FREE, MO-233, FBGA-60 |
| 文件页数： | 10/62页 |
| 文件大小： | 983K |
| 代理商： | V58C2256164SBLJ5B |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页
18
V58C2256(804/404/164)SB Rev. 1.0 November 2003
ProMOS TECHNOLOGIES
V58C2256(804/404/164)SB
Burst Stop Command
The Burst Stop command is valid only during burst read cycles and is initiated by having RAS and CAS
high with CS and WE low at the rising edge of the clock. When the Burst Stop command is issued during a
burst Read cycle, both the output data (DQ) and data strobe (DQS) go to a high impedance state after a delay
(L
BST) equal to the CAS latency programmed into the device. If the Burst Stop command is issued during a
burst Write cycle, the command will be treated as a NOP command.
Read Terminated by Burst Stop Command Timing
(CAS Latency = 2, 2.5; Burst Length = 2)
T0
T1
T2
T3
T4
T5
T6
BST
NOP
Read
D0
D1
CK, CK
Command
DQS
DQ
D0
D1
DQS
DQ
CAS Latency = 2
CAS Latency = 2.5
LBST
相关PDF资料 |
PDF描述 |
|---|---|
| V58C2256404SCLS7I | 64M X 4 DDR DRAM, 0.75 ns, PBGA60 |
| V58C2256404SHUT6E | 64M X 4 DDR DRAM, PDSO66 |
| V58C2256804SHLJ5E | 32M X 8 DDR DRAM, PBGA60 |
| V58C2256804SHUE6E | 32M X 8 DDR DRAM, PDSO66 |
| V58C2256804SHUR6 | 32M X 8 DDR DRAM, PBGA60 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| V58C2256324SAB30 | 制造商:Marvell 功能描述:Marvell V58C2256324SAB30 |
| V58C2256324SAB33 | 制造商:Marvell 功能描述:Marvell V58C2256324SAB33 |
| V58C2256324SAB36 | 制造商:Marvell 功能描述:Marvell V58C2256324SAB36 |
| V58C2256324SAH30 | 制造商:Marvell 功能描述:Marvell V58C2256324SAH30 |
| V58C2256324SAH33 | 制造商:Marvell 功能描述:Marvell V58C2256324SAH33 |
发布紧急采购，3分钟左右您将得到回复。