参数资料
型号: XC3S250E-4CPG132I
厂商: Xilinx Inc
文件页数: 196/227页
文件大小: 0K
描述: IC FPGA SPARTAN-3E 250K 132CSBGA
标准包装: 360
系列: Spartan®-3E
LAB/CLB数: 612
逻辑元件/单元数: 5508
RAM 位总计: 221184
输入/输出数: 92
门数: 250000
电源电压: 1.14 V ~ 1.26 V
安装类型: 表面贴装
工作温度: -40°C ~ 100°C
封装/外壳: 132-TFBGA,CSPBGA
供应商设备封装: 132-CSPBGA(8x8)
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页当前第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页
Spartan-3E FPGA Family: Functional Description
DS312 (v4.1) July 19, 2013
Product Specification
70
The logic level on HSWAP dictates how to define the logic
levels on M[2:0] and VS[2:0], as shown in Table 49. If the
application requires HSWAP to be High, the HSWAP pin is
pulled High using an external 3.3k
Ω to 4.7kΩ resistor to
VCCO_0. If the application requires HSWAP to be Low
during configuration, then HSWAP is either connected to
GND or pulled Low using an appropriately sized external
pull-down resistor to GND. When HSWAP is Low, its pin has
an internal pull-up resistor to VCCO_0. The external
pull-down resistor must be strong enough to define a logic
Low on HSWAP for the I/O standard used during
configuration. For 2.5V or 3.3V I/O, the pull-down resistor is
560
Ω or lower. For 1.8V I/O, the pull-down resistor is 1.1kΩ
or lower.
Once HSWAP is defined, use Table 49 to define the logic
values for M[2:0] and VS[2:0].
Use the weakest external pull-up or pull-down resistor value
allowed by the application. The resistor must be strong
enough to define a logic Low or High during configuration.
However, when driving the HSWAP, M[2:0], or VS[2:0] pins
after configuration, the output driver must be strong enough
to overcome the pull-up or pull-down resistor value and
generate the appropriate logic levels. For example, to
overcome a 560
Ω pull-down resistor, a 3.3V FPGA I/O pin
must use a 6 mA or stronger driver.
Table 49: Pull-up or Pull-down Values for HSWAP, M[2:0], and VS[2:0]
HSWAP Value
I/O Pull-up Resistors
during Configuration
Required Resistor Value to Define Logic Level on
HSWAP, M[2:0], or VS[2:0]
High
Low
0
Enabled
Pulled High via an internal pull-up
resistor to the associated VCCO
supply. No external pull-up resistor is
necessary.
Pulled Low using an appropriately sized
pull-down resistor to GND.
For a 2.5V or 3.3V interface: R
≤ 560Ω . For a
1.8V interface: R
≤ 1.1kΩ .
1
Disabled
Pulled High using a 3.3 to 4.7k
Ω
resistor to the associated VCCO
supply.
Pulled Low using a 3.3 to 4.7k
Ω resistor to
GND.
相关PDF资料
PDF描述
XC2S50-6FG256C IC FPGA 2.5V C-TEMP 256-FBGA
XC2S50-5FG256I IC FPGA 2.5V I-TEMP 256-FBGA
34VL02/MS IC EEPROM 2KBIT 400KHZ 8MSOP
XC6SLX9-L1CPG196C IC FPAG SPARTAN 6 9K 196CPGBGA
XC6SLX9-2CPG196I IC FPAG SPARTAN 6 9K 196CPGBGA
相关代理商/技术参数
参数描述
XC3S250E-4FG320C 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family
XC3S250E-4FG320I 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family
XC3S250E-4FG400C 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family
XC3S250E-4FG400I 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family
XC3S250E-4FG484C 制造商:XILINX 制造商全称:XILINX 功能描述:Spartan-3E FPGA Family