- 您现在的位置：买卖IC网 > PDF目录277724 > XC68HC705X4DW (MOTOROLA INC) 8-BIT, OTPROM, 2.2 MHz, MICROCONTROLLER, PDSO28 PDF资料下载
参数资料
| 型号： | XC68HC705X4DW |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 8-BIT, OTPROM, 2.2 MHz, MICROCONTROLLER, PDSO28 |
| 封装： | SOIC-28 |
| 文件页数： | 9/168页 |
| 文件大小： | 656K |
| 代理商： | XC68HC705X4DW |
第1页第2页第3页第4页第5页第6页第7页第8页当前第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页
Core Timer
MC68HC05X4 Rev 1.0
106
Core Timer
MOTOROLA
If the COP circuit times out, an internal reset is generated and the normal
reset vector is fetched. COP timeout is prevented by writing a ‘0’ to bit 0
of address $1FF0. When the COP is cleared, only the final
divide-by-eight stage is cleared (see Figure 1).
The COP function is a mask option, enabled or disabled during device
manufacture
.
Core timer registers
Core timer control
and status register
(CTCSR)
CTOF — Core timer overflow
1 = This read-only flag is set whenever a core timer overflow
occurs.
0 = No core timer overflow has occurred.
This bit is set when the core timer counter register rolls over from $FF
to $00; an interrupt request will be generated if CTOE is set. When
set, the bit may be cleared by writing a ‘0’ to it.
RTIF — Real time interrupt flag
1 = This read-only flag is set when the pre-selected RTI period has
elapsed. The RTI period is selected using the RT0 and RT1
bits as shown in Table 1.
0 = The pre-selected RTI period has not elapsed.
Address:
$0008
Bit 7
654321
Bit 0
CTOF
RTIF
CTOE
RTIE
0
RT1
RT0
Reset:
uu000011
Figure 2. Core Timer Control/Status Register (CTCSR)
4-ctimer
相关PDF资料 |
PDF描述 |
|---|---|
| XC7455ARX1000LF | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA483 |
| XC7455ARX867LF | 32-BIT, 867 MHz, RISC PROCESSOR, CBGA483 |
| XC4013E-1HQG240C | FPGA, 576 CLBS, 10000 GATES, 166 MHz, PQFP240 |
| XC4013E-2HQG240C | FPGA, 576 CLBS, 10000 GATES, 125 MHz, PQFP240 |
| XC4013E-2HQG240I | FPGA, 576 CLBS, 10000 GATES, 125 MHz, PQFP240 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC68HC711D3CFS3 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| XC68HC711E9CFS2 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:8-Bit Microcontroller |
| XC68HC711E9CFS3 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:8-Bit Microcontroller |
| XC68HC711G5CFN | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| XC68HC711G5FN | 制造商:未知厂家 制造商全称:未知厂家 功能描述:8-Bit Microcontroller |
发布紧急采购，3分钟左右您将得到回复。