- 您现在的位置：买卖IC网 > PDF目录277724 > XC7455ARX1000LF (MOTOROLA INC) 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA483 PDF资料下载
参数资料
| 型号： | XC7455ARX1000LF |
| 厂商： | MOTOROLA INC |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 32-BIT, 1000 MHz, RISC PROCESSOR, CBGA483 |
| 封装： | 29 X 29 MM, 1.27 MM PITCH, CERAMIC, BGA-483 |
| 文件页数： | 16/76页 |
| 文件大小： | 1520K |
| 代理商： | XC7455ARX1000LF |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页当前第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
MO
T
O
RO
L
A
M
P
C
7455
RIS
C
Mi
cro
p
ro
c
ess
o
rHa
rd
w
a
re
Sp
e
c
if
ica
tio
n
s
23
El
ect
ri
cal
a
n
d
T
h
e
rma
lCh
ar
act
er
ist
ics
receive FIFO. This clock is asynchronous to all other processor clocks. This latched data is subsequently read out of the FIFO synchronously to the
processor clock. The time between writing and reading the data is set by the using the sample point settings defined in the L3CR register.
Table 12 provides the L3 bus interface AC timing specifications for the configuration as shown in Figure 9, assuming the timing relationships shown
in Figure 10 and the loading shown in Figure 8.
Table 12. L3 Bus Interface AC Timing Specifications for MSUG2
At recommended operating conditions. See Table 4.
Parameter
Symbol
All Speed Grades 8
Unit
Notes
L3OH0 = 0, L3OH1 = 0
L3OH0 = 0, L3OH1 =1
L3OH0 = 1, L3OH1 = 0
L3OH0 = 1, L3OH1 = 1
Min
Max
Min
Max
Min
Max
Min
Max
L3_CLK rise and fall time
tL3CR,
tL3CF
—1.0
ns
1
Setup times: Data and parity
tL3DVEH,
tL3DVEL
– 0.1
—
– 0.1
—
– 0.1
—
– 0.1
—
ns
2, 3,
4
Input hold times: Data and
parity
tL3DXEH,
tL3DXEL
tL3_CLK/4
+ 0.30
—tL3_CLK/4
+ 0.30
—tL3_CLK/4
+ 0.30
—tL3_CLK/4
+ 0.30
—ns
2, 4
Valid times: Data and parity
tL3CHDV,
tL3CLDV
—(– tL3_CLK/4)
+ 0.60
—(– tL3_CLK/4)
+ 0.40
—(– tL3_CLK/4)
+ 0.20
—(– tL3_CLK/4)
+ 0.00
ns
5, 6,
7
Valid times: All other outputs
tL3CHOV
—tL3_CLK/4
+ 0.80
—tL3_CLK/4
+ 0.60
—tL3_CLK/4
+ 0.40
—tL3_CLK/4
+ 0.20
ns
5, 7
Output hold times: Data and
parity
tL3CHDX,
tL3CLDX,
tL3_CLK/4
– 0.40
—tL3_CLK/4
– 0.60
—tL3_CLK/4
– 0.80
—tL3_CLK/4
– 1.00
—ns
5, 6,
7
Output hold times: All other
outputs
tL3CHOX
tL3_CLK/4
– 0.20
—tL3_CLK/4
– 0.40
—tL3_CLK/4
– 0.60
—tL3_CLK/4
– 0.80
—ns
5, 7
L3_CLK to high impedance:
Data and parity
tL3CLDZ
—tL3_CLK/2
—
tL3_CLK/2
—
tL3_CLK/2
—
tL3_CLK/2
ns
相关PDF资料 |
PDF描述 |
|---|---|
| XC7455ARX867LF | 32-BIT, 867 MHz, RISC PROCESSOR, CBGA483 |
| XC4013E-1HQG240C | FPGA, 576 CLBS, 10000 GATES, 166 MHz, PQFP240 |
| XC4013E-2HQG240C | FPGA, 576 CLBS, 10000 GATES, 125 MHz, PQFP240 |
| XC4013E-2HQG240I | FPGA, 576 CLBS, 10000 GATES, 125 MHz, PQFP240 |
| XC4013E-1BGG225C | FPGA, 576 CLBS, 10000 GATES, 166 MHz, PBGA225 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| XC74UH | 制造商:TOREX 制造商全称:Torex Semiconductor 功能描述:XC74UH |
| XC74UH00AAM | 制造商:TOREX 制造商全称:Torex Semiconductor 功能描述:XC74UH |
| XC74UH02AAM | 制造商:TOREX 制造商全称:Torex Semiconductor 功能描述:XC74UH |
| XC74UH04AAM | 制造商:TOREX 制造商全称:Torex Semiconductor 功能描述:XC74UH |
| XC74UH08AAM | 制造商:TOREX 制造商全称:Torex Semiconductor 功能描述:XC74UH |
发布紧急采购，3分钟左右您将得到回复。