- 您现在的位置：买卖IC网 > PDF目录48102 > YMF721-S SPEECH SYNTHESIZER, PQFP100 PDF资料下载
参数资料
| 型号： | YMF721-S |
| 元件分类： | 音频合成 |
| 英文描述： | SPEECH SYNTHESIZER, PQFP100 |
| 封装： | SQFP-100 |
| 文件页数： | 11/41页 |
| 文件大小： | 324K |
| 代理商： | YMF721-S |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页
YMF721
July 10, 1997
- 19 -
Data Register Array 1 (R/W)
Index
D7
D6
D5
D4
D3
D2
D1
D0
00 - 01h
LSI TEST
04h
-
CONNECTION SEL
05h
-
NEW3
NEW2
NEW
20 - 35h
AM
VIB
EGT
KSR
MULT
40 - 55h
KSL
TL
60 - 75h
AR
DR
80 - 95h
SL
RR
A0 - A8h
F-NUM (L)
B0 - B8h
-
KON
BLOCK
F-NUM (H)
C0 - C8h
CHD
CHC
CHB
CHA
FB
CNT
E0 - F5h
---
--
WS
Default :
After initial clear, all the bits of Register Array 1 are cleared to "0" except NEW2 and NEW3 bits of
index 05h, and CHA and CHB bits of index C0-C8h.
For the details of these registers, refer to data sheet for YMF289B(OPL3-L).
Note :
Since NEW2 and 3 (at index 05h of Register array1) = 1 in default state, both LD and BUSY0 bits
are valid. (LD and BUSY0 bits are invalid when NEW2=0.) BUSY0 is a BUSY flag for both FM
and Wavetable registers.
相关PDF资料 |
PDF描述 |
|---|---|
| YMF721 | FM + Wavetable Synthesizer LSI |
| YMF724F-V | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| YMF724 | high performance audio controller for the PCI Bus |
| YMF724F | high performance audio controller for the PCI Bus |
| YMF724F-V | high performance audio controller for the PCI Bus |
相关代理商/技术参数 |
参数描述 |
|---|---|
| YMF724 | 制造商:YAMAHA 制造商全称:YAMAHA CORPORATION 功能描述:high performance audio controller for the PCI Bus |
| YMF724F | 制造商:YAMAHA 制造商全称:YAMAHA CORPORATION 功能描述:high performance audio controller for the PCI Bus |
| YMF724F-V | 制造商:YAMAHA 制造商全称:YAMAHA CORPORATION 功能描述:high performance audio controller for the PCI Bus |
| YMF740C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:DS-1L |
| YMF740CV | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Industrial Control IC |
发布紧急采购，3分钟左右您将得到回复。