- 您现在的位置：买卖IC网 > PDF目录294783 > A14100A-STDCQG256B FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 PDF资料下载
参数资料
| 型号： | A14100A-STDCQG256B |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 |
| 封装： | CERAMIC, QFP-256 |
| 文件页数： | 10/54页 |
| 文件大小： | 343K |
| 代理商： | A14100A-STDCQG256B |
第1页第2页第3页第4页第5页第6页第7页第8页第9页当前第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
RadTolerant FPGAs
1- 14
v3.1
Parameter Measurement
Figure 1-9 Output Buffer Delays
Figure 1-10 AC Test Load
To AC Test Loads (shown below)
PAD
D
E
TRIBUFF
In
50%
PAD
1.5V
50%
1.5V
E
50%
PAD
1.5V
50%
10%
E
50%
PAD
GND
1.5V
50%
90%
tDLH
tDHL
tENZL
tENLZ
tENZH
tENHZ
VOH
VCC
GND
VCC
VOL
Load 1
(Used to measure propagation delay)
Load 2
(Used to measure rising/falling edges)
50 pF
To the Output under Test
VCC
GND
To the Output under Test
50 pF
R to VCC for tPLZ/tPZL
R to GND for tPHZ/tPZH
R = 1 k
Figure 1-11 Input Buffer Delays
PAD
Y
INBUF
PAD
3V
0V
1.5V
Y
GND
V
CC
50%
tINYH
1.5V
50%
tINYL
Figure 1-12 Combinatorial Macro Delays
S
A
B
Y
S, A or B
Y
50%
tPLH
Y
50%
tPHL
tPLH
VCC
GND
VCC
GND
VCC
相关PDF资料 |
PDF描述 |
|---|---|
| A14100A-STDCQG256M | FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 |
| A1460A-1PQ160M | FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP160 |
| A1460A-PQ160M | FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP160 |
| A1460A-1TQ176M | FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP176 |
| A1460A-TQ176M | FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP176 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A14100ASTDPQ257B | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100ASTDPQ257C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100ASTDPQ257M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100B-1BG313C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| A14100B-2BG313C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
发布紧急采购，3分钟左右您将得到回复。