- 您现在的位置：买卖IC网 > PDF目录294783 > A14100A-STDCQG256B FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 PDF资料下载
参数资料
| 型号： | A14100A-STDCQG256B |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 |
| 封装： | CERAMIC, QFP-256 |
| 文件页数： | 11/54页 |
| 文件大小： | 343K |
| 代理商： | A14100A-STDCQG256B |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页当前第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
RadTolerant FPGAs
v3.1
1-15
Sequential Timing Characteristics
D represents all data functions involving A, B, and S for multiplexed flip-flops.
Figure 1-13 Flip-Flops and Latches (RT1280A, A1280A)
D represents all data functions involving A, B, and S for multiplexed flip-flops.
Figure 1-14 Flip-Flops and Latches (RT1425A, A1425A, RT1460A, A1460A, RT14100A, A14100A)
t RS
(Positive Edge Triggered)
D
CLK
CLR
PRE
Y
D1
G, CLK
Q
PRE, CLR
tWCLKA
tWASYN
t HD
t SUD
t A
t
t HENA
SUENA
tco
E
t CLR
(Positive Edge Triggered)
D
CLK
CLR
PRESET
Y
D1
G, CLK
Q
CLR
tWCLKA
tWASYN
t HD
t SUD
t A
t
t HENA
SUENA
tCO
E
相关PDF资料 |
PDF描述 |
|---|---|
| A14100A-STDCQG256M | FPGA, 1377 CLBS, 30000 GATES, 85 MHz, CQFP256 |
| A1460A-1PQ160M | FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP160 |
| A1460A-PQ160M | FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP160 |
| A1460A-1TQ176M | FPGA, 848 CLBS, 6000 GATES, 125 MHz, PQFP176 |
| A1460A-TQ176M | FPGA, 848 CLBS, 6000 GATES, 100 MHz, PQFP176 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A14100ASTDPQ257B | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100ASTDPQ257C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100ASTDPQ257M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:ASIC |
| A14100B-1BG313C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
| A14100B-2BG313C | 制造商:未知厂家 制造商全称:未知厂家 功能描述:Field Programmable Gate Array (FPGA) |
发布紧急采购，3分钟左右您将得到回复。