- 您现在的位置：买卖IC网 > PDF目录209983 > A3P1000-1FG256IFG256 FPGA, 1000000 GATES, PBGA256 PDF资料下载
参数资料
| 型号： | A3P1000-1FG256IFG256 |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 1000000 GATES, PBGA256 |
| 封装： | 1 MM PITCH, FBGA-256 |
| 文件页数： | 549/608页 |
| 文件大小： | 20486K |
| 代理商： | A3P1000-1FG256IFG256 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页第387页第388页第389页第390页第391页第392页第393页第394页第395页第396页第397页第398页第399页第400页第401页第402页第403页第404页第405页第406页第407页第408页第409页第410页第411页第412页第413页第414页第415页第416页第417页第418页第419页第420页第421页第422页第423页第424页第425页第426页第427页第428页第429页第430页第431页第432页第433页第434页第435页第436页第437页第438页第439页第440页第441页第442页第443页第444页第445页第446页第447页第448页第449页第450页第451页第452页第453页第454页第455页第456页第457页第458页第459页第460页第461页第462页第463页第464页第465页第466页第467页第468页第469页第470页第471页第472页第473页第474页第475页第476页第477页第478页第479页第480页第481页第482页第483页第484页第485页第486页第487页第488页第489页第490页第491页第492页第493页第494页第495页第496页第497页第498页第499页第500页第501页第502页第503页第504页第505页第506页第507页第508页第509页第510页第511页第512页第513页第514页第515页第516页第517页第518页第519页第520页第521页第522页第523页第524页第525页第526页第527页第528页第529页第530页第531页第532页第533页第534页第535页第536页第537页第538页第539页第540页第541页第542页第543页第544页第545页第546页第547页第548页当前第549页第550页第551页第552页第553页第554页第555页第556页第557页第558页第559页第560页第561页第562页第563页第564页第565页第566页第567页第568页第569页第570页第571页第572页第573页第574页第575页第576页第577页第578页第579页第580页第581页第582页第583页第584页第585页第586页第587页第588页第589页第590页第591页第592页第593页第594页第595页第596页第597页第598页第599页第600页第601页第602页第603页第604页第605页第606页第607页第608页
v1.0
21- 1
ProASIC3/E SSO and Pin Placement Guidelines
21 – ProASIC3/E SSO and Pin Placement Guidelines
Introduction
Ground bounce and VCC bounce have always been present in digital integrated circuits (ICs). With
the advance of technology and shrinking CMOS features, the speed of designs, I/O slew rates, and
the size of I/O busses have increased significantly in the past few years. As a result, simultaneously
switching outputs (SSOs) and their effects on signal integrity have become an important factor in
any digital IC design. When SSOs are not properly designed into a board layout or digital IC, data
corruption and system failure may result.
To prevent SSO-induced issues in modern digital systems, designers must compromise an elegant
board layout for reliability. An elegant board layout may include practices such as placing all inputs
on one side of a chip, outputs on the opposite side, and all bus pins next to each other to make
board layout simple. In today's digital systems, utilizing modern FPGAs such as Actel ProASIC3/E
may result in data corruption due to ground bounce, VCC bounce, or crosstalk. To design a reliable
system for ProASIC3/E FPGAs, follow three simple rules:
1. Identify the SSOs in a design as early in the design cycle as possible, and spread them out
across the entire die periphery. Avoid clusters of more than four adjacent SSO pins.
2. Identify sensitive (and usually asynchronous) system signals, and shield them from the
effects of SSO (specific shielding techniques are discussed later in this document).
3. Use the lowest possible I/O slew rate and drive strength the design timing will support.
Furthermore, relatively large lead inductance in PQ, TQ, and VQ packages makes these packages
more vulnerable to SSOs and hence undesirable for high-speed designs or designs with a
considerable number of SSOs. FG or BG packages are preferred in such designs because they show
much better SSO performance. By following the above three rules, you will create reliable systems
free from the effects of SSOs. The following sections cover specific SSO recommendations and
mitigation techniques for designs that do not comply with these recommendations.
SSO Effects
The total number of SSOs for each bus is determined by identifying the outputs that are
synchronous to a single clock domain, have their clock-to-out times within ±200 ps of each other,
and are placed next to each other on die pads that are on both sides of a sensitive I/O, as shown in
Figure 21-1 on page 21-2. The sensitive I/O affected by SSO is sometimes referred to as the victim
I/O or quiet I/O. SSOs may affect the victim I/O if the total number of SSOs on both sides of the
victim I/O exceeds the ProASIC3/E SSO recommendation. It is important to note that the SSOs
should be referenced to the die pads and not package pins, since neighboring package pins are not
necessarily next to each other on the die (e.g., for BG and FG packages). This can be determined by
using MultiView Navigator (MVN) in the Designer software, or die/package bonding diagrams
provided by Actel. However, when routing traces on the board, it is important to note that SSOs on
neighboring traces on the board may affect the quiet I/O surrounded by the SSO traces due to
crosstalk or coupling.
相关PDF资料 |
PDF描述 |
|---|---|
| A3P1000-1FG484FG484 | FPGA, 1000000 GATES, PBGA484 |
| A3P1000-1FG484IFG484 | FPGA, 1000000 GATES, PBGA484 |
| A3P1000-1FGG144FG144 | FPGA, 1000000 GATES, PBGA144 |
| A3P1000-1FGG144IFG144 | FPGA, 1000000 GATES, PBGA144 |
| A3P1000-1FGG256FG256 | FPGA, 1000000 GATES, PBGA256 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A3P1000-1FG256M | 功能描述:IC FPGA 177 I/O 256FBGA 制造商:microsemi corporation 系列:ProASIC3 零件状态:有效 LAB/CLB 数:- 逻辑元件/单元数:- 总 RAM 位数:147456 I/O 数:177 栅极数:1000000 电压 - 电源:1.14 V ~ 1.575 V 安装类型:表面贴装 工作温度:-55°C ~ 125°C（TJ） 封装/外壳:256-LBGA 供应商器件封装:256-FPBGA（17x17） 标准包装:1 |
| A3P1000-1FG256T | 功能描述:IC FPGA 1KB FLASH 1M 256-FBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 产品培训模块:Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview 特色产品:Cyclone? IV FPGAs 标准包装:60 系列:CYCLONE® IV GX LAB/CLB数:9360 逻辑元件/单元数:149760 RAM 位总计:6635520 输入/输出数:270 门数:- 电源电压:1.16 V ~ 1.24 V 安装类型:表面贴装 工作温度:0°C ~ 85°C 封装/外壳:484-BGA 供应商设备封装:484-FBGA（23x23） |
| A3P1000-1FG484 | 功能描述:IC FPGA 1KB FLASH 1M 484-FBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 标准包装:90 系列:ProASIC3 LAB/CLB数:- 逻辑元件/单元数:- RAM 位总计:36864 输入/输出数:157 门数:250000 电源电压:1.425 V ~ 1.575 V 安装类型:表面贴装 工作温度:-40°C ~ 125°C 封装/外壳:256-LBGA 供应商设备封装:256-FPBGA（17x17） |
| A3P1000-1FG484I | 功能描述:IC FPGA 1KB FLASH 1M 484-FBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:ProASIC3 标准包装:40 系列:SX-A LAB/CLB数:6036 逻辑元件/单元数:- RAM 位总计:- 输入/输出数:360 门数:108000 电源电压:2.25 V ~ 5.25 V 安装类型:表面贴装 工作温度:0°C ~ 70°C 封装/外壳:484-BGA 供应商设备封装:484-FPBGA（27X27） |
| A3P1000-1FG484M | 制造商:Microsemi Corporation 功能描述:A3P1000-1FG484M - Trays 制造商:Microsemi SOC Products Group 功能描述:A3P1000-1FG484M - Trays |
发布紧急采购，3分钟左右您将得到回复。