参数资料
| 型号： | A54SX08A-2TQ144I |
| 厂商： | Microsemi SoC |
| 文件页数： | 79/108页 |
| 文件大小： | 0K |
| 描述： | IC FPGA SX 12K GATES 144-TQFP |
| 标准包装： | 60 |
| 系列： | SX-A |
| LAB/CLB数： | 768 |
| 输入/输出数： | 113 |
| 门数： | 12000 |
| 电源电压： | 2.25 V ~ 5.25 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 144-LQFP |
| 供应商设备封装： | 144-TQFP（20x20） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页
SX-A Family FPGAs
2- 52
v5.3
Table 2-41 A54SX72A Timing Characteristics
(Worst-Case Commercial Conditions VCCA = 2.25 V, VCCI = 4.75 V, TJ = 70°C)
Parameter
Description
–3 Speed1
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
5 V PCI Output Module Timing2
tDLH
Data-to-Pad Low to High
2.7
3.1
3.5
4.1
5.7
ns
tDHL
Data-to-Pad High to Low
3.4
3.9
4.4
5.1
7.2
ns
tENZL
Enable-to-Pad, Z to L
1.3
1.5
1.7
2.0
2.8
ns
tENZH
Enable-to-Pad, Z to H
2.7
3.1
3.5
4.1
5.7
ns
tENLZ
Enable-to-Pad, L to Z
3.0
3.5
3.9
4.6
6.4
ns
tENHZ
Enable-to-Pad, H to Z
3.4
3.9
4.4
5.1
7.2
ns
dTLH
3
Delta Low to High
0.016
0.02
0.022
0.032
ns/pF
dTHL
3
Delta High to Low
0.026
0.03
0.032
0.04
0.052
ns/pF
5 V TTL Output Module Timing4
tDLH
Data-to-Pad Low to High
2.4
2.8
3.1
3.7
5.1
ns
tDHL
Data-to-Pad High to Low
3.1
3.5
4.0
4.7
6.6
ns
tDHLS
Data-to-Pad High to Low—low slew
7.4
8.5
9.7
11.4
15.9
ns
tENZL
Enable-to-Pad, Z to L
2.1
2.4
2.7
3.2
4.5
ns
tENZLS
Enable-to-Pad, Z to L—low slew
7.4
8.4
9.5
11.0
15.4
ns
tENZH
Enable-to-Pad, Z to H
2.4
2.8
3.1
3.7
5.1
ns
tENLZ
Enable-to-Pad, L to Z
3.6
4.2
4.7
5.6
7.8
ns
tENHZ
Enable-to-Pad, H to Z
3.1
3.5
4.0
4.7
6.6
ns
dTLH
3
Delta Low to High
0.014
0.017
0.023
0.031
ns/pF
dTHL
3
Delta High to Low
0.023
0.029
0.031
0.037
0.051
ns/pF
dTHLS
3
Delta High to Low—low slew
0.043
0.046
0.057
0.066
0.089
ns/pF
Notes:
1. All –3 speed grades have been discontinued.
2. Delays based on 50 pF loading.
3. To obtain the slew rate, substitute the appropriate Delta value, load capacitance, and the VCCI value into the following equation:
Slew Rate [V/ns] = (0.1*VCCI – 0.9*VCCI)/ (Cload * dT[LH|HL|HLS])
where Cload is the load capacitance driven by the I/O in pF
dT[LH|HL|HLS] is the worst case delta value from the datasheet in ns/pF.
4. Delays based on 35 pF loading.
相关PDF资料 |
PDF描述 |
|---|---|
| A54SX08A-2TQG144I | IC FPGA SX 12K GATES 144-TQFP |
| A3P250-1FGG144T | IC FPGA 1KB FLASH 250K 144-FBGA |
| A3P250-1FG144T | IC FPGA 1KB FLASH 250K 144-FBGA |
| EP4CE40F23C9LN | IC CYCLONE IV FPGA 40K 484FBGA |
| EP4CE40F23C8N | IC CYCLONE IV FPGA 40K 484FBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A54SX08A-2TQ208 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SX-A Family FPGAs |
| A54SX08A-2TQ208A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SX-A Family FPGAs |
| A54SX08A-2TQ208B | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SX-A Family FPGAs |
| A54SX08A-2TQ208I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SX-A Family FPGAs |
| A54SX08A-2TQ208M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:SX-A Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。