- 您现在的位置：买卖IC网 > PDF目录379534 > A54SX08P-TQ208 (Electronic Theatre Controls, Inc.) LM1881 Video Sync Separator; Package: MDIP; No of Pins: 8; Qty per Container: 40; Container: Rail PDF资料下载
参数资料
| 型号： | A54SX08P-TQ208 |
| 厂商： | Electronic Theatre Controls, Inc. |
| 英文描述： | LM1881 Video Sync Separator; Package: MDIP; No of Pins: 8; Qty per Container: 40; Container: Rail |
| 中文描述： | 54SX家庭的FPGA |
| 文件页数： | 1/57页 |
| 文件大小： | 415K |
| 代理商： | A54SX08P-TQ208 |
当前第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页
J une 2 0 0 3
2003 Actel Corporation
1
v 3 .1
54SX Famly FPGAs
L e a ding E dg e P e rform a nc e
320 MHz Internal Performance
3.7 ns Clock-to-Out (Pin-to-Pin)
0.1 ns Input Set-Up
0.25 ns Clock Skew
S pe c ific a t ions
12,000 to 48,000 SystemGates
Up to 249 User-Programmable I/O Pins
Up to 1080 Flip-Flops
0.35μ CMOS
F e a t ure s
66 MHz PCI
CPLD and FPGA Integration
Single Chip Solution
100%Resource Utilization with 100%Pin Locking
3.3V Operation with 5.0V Input Tolerance
Very Low Power Consumption
Determnistic, User-Controllable Timng
Unique In-SystemDiagnostic and Debug capability with
Silicon Explorer II
Boundary Scan Testing in Compliance with IEEE Standard
1149.1 (JTAG)
Secure Programmng Technology Prevents Reverse
Engineering and Design Theft
S X P roduc t P rofile
A54SX08
A54SX16
A54SX16P
A54SX32
Capacity
Typical Gates
System Gates
Logic Modules
Combinatorial Cells
Register Cells (Dedicated Flip-Flops)
Maximum User I/Os
Clocks
JTAG
PCI
Clock-to-Out
Input Set-Up (External)
Speed Grades
Temperature Grades
Packages (by pin count)
PLCC
PQFP
VQFP
TQFP
PBGA
FBGA
8,000
12,000
768
512
256
130
3
Yes
—
3.7 ns
0.8 ns
16,000
24,000
1,452
924
528
175
3
Yes
—
3.9 ns
0.5 ns
16,000
24,000
1,452
924
528
175
3
Yes
Yes
4.4 ns
0.5 ns
32,000
48,000
2,880
1800
1,080
249
3
Yes
—
4.6 ns
0.1 ns
Std, –1, –2, –3
C, I, M
Std, –1, –2, –3
C, I, M
Std, –1, –2, –3
C, I, M
Std, –1, –2, –3
C, I, M
84
208
100
144, 176
—
144
—
208
100
176
—
—
—
208
100
144, 176
—
—
—
208
—
144, 176
313, 329
—
相关PDF资料 |
PDF描述 |
|---|---|
| A54SX08P-TQ208I | LM1894 Dynamic Noise Reduction System DNR®; Package: SOIC NARROW; No of Pins: 14; Qty per Container: 55; Container: Rail |
| A54SX08P-TQ208M | 54SX Family FPGAs |
| A54SX08P-TQ208PP | 54SX Family FPGAs |
| A54SX16-2FG208M | 54SX Family FPGAs |
| A54SX16-2FG208PP | 54SX Family FPGAs |
相关代理商/技术参数 |
参数描述 |
|---|---|
| A54SX08P-TQ208I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08P-TQ208M | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08P-TQ208PP | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08P-VQ208 | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
| A54SX08P-VQ208I | 制造商:未知厂家 制造商全称:未知厂家 功能描述:54SX Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。