参数资料
| 型号： | AD5781BRUZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 24/28页 |
| 文件大小： | 0K |
| 描述： | IC DAC 18BIT SRL 20TSSOP |
| 产品变化通告： | AD57x1 Feature Change 27/Jul/2011 |
| 设计资源： | 18-Bit Accurate, low noise, precision bipolar DC voltage source (CN0177) |
| 标准包装： | 1,000 |
| 设置时间： | 1µs |
| 位数： | 18 |
| 数据接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 转换器数目： | 1 |
| 电压电源： | 模拟和数字，双 ± |
| 工作温度： | -40°C ~ 125°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 20-TSSOP（0.173"，4.40mm 宽） |
| 供应商设备封装： | 20-TSSOP |
| 包装： | 带卷 (TR) |
| 输出数目和类型： | * |
| 采样率（每秒）： | 1M |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页
Data Sheet
AD5781
Rev. D | Page 5 of 28
TIMING CHARACTERISTICS
VCC = 2.7 V to 5.5 V; all specifications TMIN to TMAX, unless otherwise noted.
Table 4.
Parameter
Limit1
Unit
Test Conditions/Comments
IOVCC = 1.71 V to 3.3 V
IOVCC = 3.3 V to 5.5 V
40
28
ns min
SCLK cycle time
92
60
ns min
SCLK cycle time (readback mode)
t2
15
10
ns min
SCLK high time
t3
9
5
ns min
SCLK low time
t4
5
ns min
SYNC to SCLK falling edge setup time
t5
2
ns min
SCLK falling edge to SYNC rising edge hold time
t6
48
40
ns min
Minimum SYNC high time
t7
8
6
ns min
SYNC rising edge to next SCLK falling edge ignore
t8
9
7
ns min
Data setup time
t9
12
7
ns min
Data hold time
t10
13
10
ns min
LDAC falling edge to SYNC falling edge
t11
20
16
ns min
SYNC rising edge to LDAC falling edge
t12
14
11
ns min
LDAC pulse width low
t13
130
ns typ
LDAC falling edge to output response time
t14
130
ns typ
SYNC rising edge to output response time (LDAC tied low)
t15
50
ns min
CLR pulse width low
t16
140
ns typ
CLR pulse activation time
t17
0
ns min
SYNC falling edge to first SCLK rising edge
t18
65
60
ns max
SYNC rising edge to SDO tristate (CL = 50 pF)
t19
62
45
ns max
SCLK rising edge to SDO valid (CL = 50 pF)
t20
0
ns min
SYNC rising edge to SCLK rising edge ignore
t21
35
ns typ
RESET pulse width low
t22
150
ns typ
RESET pulse activation time
1
All input signals are specified with tR = tF = 1 ns/V (10% to 90% of IOVCC) and timed from a voltage level of (VIL + VIH)/2.
2
Maximum SCLK frequency is 35 MHz for write mode and 16 MHz for readback mode.
相关PDF资料 |
PDF描述 |
|---|---|
| AD5790BCPZ | IC DAC VOLT OUT 20BIT 24LFCSP |
| AD5791BRUZ | IC DAC 20BIT SRL 20TSSOP |
| AD5821ABCBZ-REEL | IC DAC 10BIT CURRENTSINK 9WLCSP |
| AD6600ASTZ | IC ADC DUAL W/RSSI 44-LQFP |
| AD6644ASTZ-65 | IC ADC 14BIT 65MSPS CMOS 52-LQFP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD5781SRU-EP | 功能描述:数模转换器- DAC 18-Bit VOut +/-0.5 LSB INL RoHS:否 制造商:Analog Devices 转换器数量:4 DAC 输出端数量:4 转换速率: 分辨率:12 bit 接口类型:Serial (I2C) 稳定时间: 最大工作温度:+ 105 C 安装风格: 封装 / 箱体:TSSOP 封装:Reel |
| AD578221 | 制造商: 功能描述: 制造商:undefined 功能描述: |
| AD578JD | 制造商:AD 制造商全称:Analog Devices 功能描述:VERY FAST, COMPLETE 10- OR 12-BIT A/D CONVERTERS |
| AD578JN | 制造商:AD 制造商全称:Analog Devices 功能描述:VERY FAST, COMPLETE 10- OR 12-BIT A/D CONVERTERS |
| AD578K | 制造商:AD 制造商全称:Analog Devices 功能描述:VERY FAST, COMPLETE 10- OR 12-BIT A/D CONVERTERS |
发布紧急采购，3分钟左右您将得到回复。