- 您现在的位置：买卖IC网 > PDF目录16849 > AD9515/PCBZ (Analog Devices Inc)BOARD EVAL CLOCK 2CH AD9515 PDF资料下载
参数资料
| 型号： | AD9515/PCBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 27/28页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL CLOCK 2CH AD9515 |
| 设计资源： | Low Jitter Sampling Clock Generator for High Performance ADCs Using AD9958/9858 and AD9515 (CN0109) AD9513/14/15 Eval Brd Schematics AD9513/14/15 Gerber Files AD9515 Eval Brd BOM |
| 标准包装： | 1 |
| 主要目的： | 计时，时钟分配 |
| 已用 IC / 零件： | AD9515 |
| 已供物品： | 板 |
| 相关产品： | AD9515BCPZ-ND - IC CLOCK DIST 2OUT PLL 32LFCSP AD9515BCPZ-REEL7-ND - IC CLOCK DIST 2OUT PLL 32LFCSP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页
AD9515
Data Sheet
Rev. A | Page 8 of 28
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
CLK = 78.6432 MHz, OUT = 78.6432 MHz
Divide = 1
@ 10 Hz Offset
122
dBc/Hz
@ 100 Hz Offset
132
dBc/Hz
@ 1 kHz Offset
140
dBc/Hz
@ 10 kHz Offset
150
dBc/Hz
@ 100 kHz Offset
155
dBc/Hz
@ 1 MHz Offset
158
dBc/Hz
>10 MHz Offset
160
dBc/Hz
CLK = 78.6432 MHz, OUT = 39.3216 MHz
Divide = 2
@ 10 Hz Offset
128
dBc/Hz
@ 100 Hz Offset
136
dBc/Hz
@ 1 kHz Offset
146
dBc/Hz
@ 10 kHz Offset
155
dBc/Hz
@ 100 kHz Offset
161
dBc/Hz
>1 MHz Offset
162
dBc/Hz
CLOCK OUTPUT ADDITIVE TIME JITTER
Table 5.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
LVPECL OUTPUT ADDITIVE TIME JITTER
CLK = 622.08 MHz
40
fs rms
BW = 12 kHz 20 MHz (OC-12)
LVPECL (OUT0) = 622.08 MHz
OUT1 off
Divide = 1
CLK = 622.08 MHz
55
fs rms
BW = 12 kHz 20 MHz (OC-3)
LVPECL (OUT0) = 155.52 MHz
OUT1 off
Divide = 4
CLK = 400 MHz
215
fs rms
Calculated from SNR of ADC method
LVPECL (OUT0) = 100 MHz
OUT1 off
Divide = 4
CLK = 400 MHz
215
fs rms
Calculated from SNR of ADC method
LVPECL (OUT0) = 100 MHz
Divide = 4
LVDS (OUT1) = 100 MHz
Interferer
CLK = 400 MHz
225
fs rms
Calculated from SNR of ADC method
LVPECL (OUT0) = 100 MHz
Divide = 4
LVDS (OUT1) = 50 MHz
Interferer
CLK = 400 MHz
230
fs rms
Calculated from SNR of ADC method
LVPECL (OUT0) = 100 MHz
Divide = 4
CMOS (OUT1) = 50 MHz
Interferer
LVDS OUTPUT ADDITIVE TIME JITTER
Delay off
CLK = 400 MHz
300
fs rms
Calculated from SNR of ADC method
LVDS (OUT1) = 100 MHz
OUT0 off
Divide = 4
CLK = 400 MHz
350
fs rms
Calculated from SNR of ADC method
LVDS (OUT1) = 100 MHz
OUT0 off
Divide = 4
LVPECL (OUT0)= 50 MHz
Interferer
相关PDF资料 |
PDF描述 |
|---|---|
| ECC30DCAN | CONN EDGECARD 60POS R/A .100 SLD |
| ECC30DCAH | CONN EDGECARD 60POS R/A .100 SLD |
| AD9510-VCO/PCBZ | BOARD EVALUATION FOR AD9510 |
| RBM22DSUI | CONN EDGECARD 44POS DIP .156 SLD |
| A2MXS-2406M | ADM24S/AE24M/X |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD95160 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Channel Clock Generator with Integrated 2.8 GHz VCO |
| AD9516-0 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Output Clock Generator with Integrated 2.8 GHz VCO |
| AD9516-0/PCBZ | 功能描述:IC CLOCK GEN 2.8GHZ VCO 64-LFCSP RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:- 主要目的:电信，线路接口单元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要属性:T1/J1/E1 LIU 次要属性:- 已供物品:板，电源，线缆，CD 其它名称:82EBV2081 |
| AD9516-0_07 | 制造商:AD 制造商全称:Analog Devices 功能描述:14-Output Clock Generator with Integrated 2.8 GHz VCO |
| AD9516-0BCPZ | 功能描述:IC CLOCK GEN 2.8GHZ VCO 64-LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 时钟发生器，PLL，频率合成器 系列:- 标准包装:2,000 系列:- 类型:PLL 时钟发生器 PLL:带旁路 输入:LVCMOS，LVPECL 输出:LVCMOS 电路数:1 比率 - 输入:输出:2:11 差分 - 输入:输出:是/无 频率 - 最大:240MHz 除法器/乘法器:是/无 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 70°C 安装类型:表面贴装 封装/外壳:32-LQFP 供应商设备封装:32-TQFP（7x7） 包装:带卷 (TR) |
发布紧急采购，3分钟左右您将得到回复。