- 您现在的位置：买卖IC网 > PDF目录9663 > AD9523BCPZ-REEL7 (Analog Devices Inc)IC INTEGER-N CLCK GEN 72LFCSP PDF资料下载
参数资料
| 型号： | AD9523BCPZ-REEL7 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 5/60页 |
| 文件大小： | 0K |
| 描述： | IC INTEGER-N CLCK GEN 72LFCSP |
| 标准包装： | 400 |
| 类型： | 时钟/频率发生器，扇出缓冲器（分配） |
| PLL： | 是 |
| 主要目的： | 以太网，光纤通道，SONET/SDH |
| 输入： | CMOS |
| 输出： | HSTL，LVCMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:14 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 1GHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 72-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 72-LFCSP-VQ（10x10） |
| 包装： | 带卷 (TR) |
| 配用： | AD9523/PCBZ-ND - BOARD EVAL FOR AD9523 |
第1页第2页第3页第4页当前第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页
Data Sheet
AD9523
Rev. C | Page 13 of 60
PIN CONFIGURATION AND FUNCTION DESCRIPTIONS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
LDO_PLL1
VDD3_PLL1
REFA
REFB
LF1_EXT_CAP
OSC_CTRL
OSC_IN
LF2_EXT_CAP
LDO_PLL2
VDD3_PLL2
LDO_VCO
PD
REF_SEL
17
SYNC
18
VDD3_REF
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
R
ESET
CS
SC
L
K
/SC
L
S
D
IO/S
D
A
SD
O
R
E
F_
TE
S
T
OU
T
1
3
OU
T
1
3
V
DD3_
O
UT
[1
2:
1
3
]
OU
T
1
2
OU
T
1
2
V
D
D1.
8
_
O
UT
[1
2
:13
]
OU
T
1
OU
T
1
V
DD3_
O
UT
[1
0:
1
]
OU
T
1
0
35
OU
T
1
0
36
V
D
D1.
8
_
O
UT
[1
0
:1
1
]
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
VDD1.8_OUT[4:5]
OUT4
VDD3_OUT[4:5]
OUT5
VDD1.8_OUT[6:7]
OUT6
VDD3_OUT[6:7]
OUT7
VDD1.8_OUT[8:9]
OUT8
VDD3_OUT[8:9]
OUT9
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
PL
L
1
_
O
U
T
ZD
_
IN
ZD
_
IN
NC
OU
T
0
OU
T
0
V
DD3_
O
UT
[0
:1
]
OU
T
1
OU
T
1
V
DD1.
8_O
UT
[0
:3
]
OU
T
2
OU
T
2
V
DD3_
O
UT
[2
:3
]
OU
T
3
OU
T
3
EEPR
O
M
_
SE
L
ST
A
T
U
S
0
/SP0
ST
A
T
U
S
1
/SP1
08
439
-00
2
PIN 1
INDICATOR
AD9523
(TOP VIEW)
NOTES
1. PINS LABELED NC CAN BE ALLOWED TO FLOAT, BUT IT IS BETTER TO CONNECT THESE PINS TO GROUND.
AVOID ROUTING HIGH SPEED SIGNALS THROUGH THESE PINS BECAUSE NOISE COUPLING MAY RESULT.
ON EXISTING PCB DESIGNS, IT ISACCEPTABLE TO LEAVE PIN 69 CONNECTED TO 1.8V SUPPLY.
2. THE EXPOSED PADDLE IS THE GROUND CONNECTION ON THE CHIP. IT MUST BE
SOLDERED TO THE ANALOG GROUND OF THE PCB TO ENSURE PROPER FUNCTIONALITY
AND HEAT DISSIPATION, NOISE, AND MECHANICAL STRENGTH BENEFITS.
Figure 2. Pin Configuration
Table 19. Pin Function Descriptions
Pin
No.
Mnemonic
Type1
Description
1
LDO_PLL1
P/O
1.8 V Internal LDO Regulator Decoupling Pin for PLL1. Connect a 0.47 μF decoupling capacitor from
this pin to ground. Note that, for best performance, the LDO bypass capacitor must be placed in
close proximity to the device.
2
VDD3_PLL1
P
3.3 V Supply PLL1. Use the same supply as VCXO.
3
REFA
I
Reference Clock Input A. Along with REFA, this pin is the differential input for the PLL reference.
Alternatively, this pin can be programmed as a single-ended 3.3 V CMOS input.
4
REFA
I
Complementary Reference Clock Input A. Along with REFA, this pin is the differential input for the
PLL reference. Alternatively, this pin can be programmed as a single-ended 3.3V CMOS input.
5
REFB
I
Reference Clock Input B. Along with REFB, this pin is the differential input for the PLL reference.
Alternatively, this pin can be programmed as a single-ended 3.3 V CMOS input.
6
REFB
I
Complementary Reference Clock Input B. Along with REFB, this pin is the differential input for the PLL
reference. Alternatively, this pin can be programmed as a single-ended 3.3 V CMOS input.
7
LF1_EXT_CAP
O
PLL1 External Loop Filter Capacitor. Connect a loop filter capacitor to this pin and to ground.
8
OSC_CTRL
O
Oscillator Control Voltage. Connect this pin to the voltage control pin of the external oscillator.
9
OSC_IN
I
PLL1 Oscillator Input. Along with OSC_IN, this pin is the differential input for the PLL reference.
Alternatively, this pin can be programmed as a single-ended 3.3 V CMOS input.
10
OSC_IN
I
Complementary PLL1 Oscillator Input. Along with OSC_IN, this pin is the differential input for the PLL
reference. Alternatively, this pin can be programmed as a single-ended 3.3 V CMOS input.
11
LF2_EXT_CAP
O
PLL2 External Loop Filter Capacitor Connection. Connect a capacitor to this pin and LDO_VCO.
相关PDF资料 |
PDF描述 |
|---|---|
| PT06A-20-16P | CONN PLUG 16 POS STRAIGHT W/PINS |
| VE-JTW-MX-F3 | CONVERTER MOD DC/DC 5.5V 75W |
| VE-JTW-MX-F2 | CONVERTER MOD DC/DC 5.5V 75W |
| ADN2805ACPZ-RL7 | IC CLK/DATA REC 1.25GBPS 32LFCSP |
| VE-JT0-MX-F4 | CONVERTER MOD DC/DC 5V 75W |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9524 | 制造商:AD 制造商全称:Analog Devices 功能描述:Jitter Cleaner and Clock Generator with 6 Differential or 13 LVCMOS Outputs |
| AD9524/PCBZ | 功能描述:BOARD EVAL FOR AD9524 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:- 标准包装:1 系列:PSoC® 主要目的:电源管理，热管理 嵌入式:- 已用 IC / 零件:- 主要属性:- 次要属性:- 已供物品:板，CD，电源 |
| AD9524BCPZ | 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9524BCPZ-REEL7 | 功能描述:IC INTEGER-N CLCK GEN 48LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9525 | 制造商:AD 制造商全称:Analog Devices 功能描述:Low Jitter Clock Generator with Eight LVPECL Outputs |
发布紧急采购，3分钟左右您将得到回复。