参数资料
| 型号： | AD9549ABCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 7/76页 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| 产品变化通告： | AD9549A Mask Change 22/Oct/2010 |
| 标准包装： | 1 |
| 类型： | 时钟/频率发生器，同步器 |
| PLL： | 是 |
| 主要目的： | 以太网，SONET/SDH，Stratum |
| 输入： | CMOS，LVDS，LVPECL |
| 输出： | CMOS，HSTL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 2:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 750MHz |
| 电源电压： | 1.71 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 64-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 64-LFCSP-VQ（9x9） |
| 包装： | 托盘 |
| 产品目录页面： | 776 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页
AD9549
Rev. D | Page 15 of 76
06744-
012
0
200
400
600
800
FREQUENCY (MHz)
650
600
550
500
450
A
MPL
IT
U
D
E
(m
V)
NOM SKEW 25°C, 1.8V SUPPLY
SLOW SKEW 90°C, 1.7V SUPPLY
Figure 12. HSTL Output Driver Single-Ended Peak-to-Peak Amplitude vs.
Toggle Rate (100 Ω Across Differential Pair)
06744-
013
0
10
20
30
40
FREQUENCY (MHz)
2.5
2.0
1.5
1.0
0.5
0
A
MPL
IT
U
D
E
(V)
NOM SKEW 25°C, 1.8V SUPPLY (20pF)
SLOW SKEW 90°C, 1.7V SUPPLY (20pF)
Figure 13. CMOS Output Driver Peak-to-Peak Amplitude vs. Toggle Rate
(AVDD3 = 1.8 V) with 20 pF Load
06744-
014
0
50
100
150
FREQUENCY (MHz)
3.5
3.0
2.5
2.0
1.5
1.0
0.5
0
A
MPL
IT
U
D
E
(V)
NOM SKEW 25°C, 3.3V SUPPLY (20pF)
SLOW SKEW 90°C, 3.0V SUPPLY (20pF)
Figure 14. CMOS Output Driver Peak-to-Peak Amplitude vs. Toggle Rate
(AVDD3 = 3.3 V) with 20 pF Load
06744-
015
0
0.5
1.0
1.5
2.0
2.5
TIME (ns)
0.4
0.6
0.2
0
–0.2
–0.4
–0.6
A
MPL
IT
U
D
E
(V)
FREQUENCY= 600MHz
TRISE (20→80%) = 104ps
TFALL (80→20%) = 107ps
V p-p = 1.17V DIFF.
DUTY CYCLE = 50%
Figure 15. Typical HSTL Output Waveform, Nominal Conditions,
DC-Coupled, Differential Probe Across 100 Ω load
06744-
016
0
20
40
60
80
100
TIME (ns)
1.8
1.6
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0
–0.2
A
MPL
IT
U
D
E
(V)
FREQUENCY= 20MHz
TRISE (20→80%) = 5.5ns
TFALL (80→20%) = 5.9ns
V p-p = 1.8V
DUTY CYCLE = 53%
Figure 16. Typical CMOS Output Driver Waveform (@ 1.8 V),
Nominal Conditions, Estimated Capacitance: 5 pF
06744-
017
0
10
20
30
40
50
TIME (ns)
3.3
2.8
2.3
1.8
1.3
0.8
0.3
–0.2
A
MPL
IT
U
D
E
(V)
FREQUENCY= 40MHz
TRISE (20→80%) = 2.25ns
TFALL (80→20%) = 2.6ns
V p-p = 3.3V
DUTY CYCLE = 52%
Figure 17. CMOS Output Driver Waveform (@ 3.3 V), Nominal Conditions,
Estimated Capacitance: 5 pF, fOUT = 20 MHz
相关PDF资料 |
PDF描述 |
|---|---|
| ADN2814ACPZ | IC CLOCK/DATA RECOVERY 32LFCSP |
| SM802105UMG | IC SYNTHESIZER 2CH 24-QFN |
| SM802104UMG | IC SYNTHESIZER 2CH 24-QFN |
| SM843001-212KA | IC CLK SYNTHESIZER FIBRE 8-TSSOP |
| MS27466T25F4S | CONN RCPT 56POS WALL MT W/SCKT |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9549ABCPZ-REEL7 | 功能描述:IC CLOCK GEN/SYNCHRONIZR 64LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9549APCBZ | 制造商:AD 制造商全称:Analog Devices 功能描述:Dual Input Network Clock Generator/Synchronizer |
| AD9549BCPZ | 制造商:Analog Devices 功能描述: |
| AD9549BCPZ-REEL7 | 制造商:Analog Devices 功能描述:PLL CLOCK SYNTHESIZER SGL 64LFCSP EP - Tape and Reel |
| AD9549BCPZ-TR | 制造商:Analog Devices 功能描述:650MHZ DDS CLK GEN W/SYNCH REEL - Tape and Reel |
发布紧急采购，3分钟左右您将得到回复。