参数资料
| 型号： | AD9553BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 30/44页 |
| 文件大小： | 0K |
| 描述： | IC INTEGER-N CLCK GEN 32LFCSP |
| 标准包装： | 1 |
| 类型： | 时钟/频率转换器 |
| PLL： | 是 |
| 主要目的： | 以太网，GPON，SONET/SHD，T1/E1 |
| 输入： | CMOS，LVDS，晶体 |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 810MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-WFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 32-LFCSP（5x5） |
| 包装： | 托盘 |
| 配用： | AD9553/PCBZ-ND - BOARD EVAL FOR AD9553 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页当前第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
AD9553
Rev. A | Page 36 of 44
Address
Bit
Bit Name
Description
0x0C
[7:3]
Unused
Unused.
[2:0]
Charge pump clock div.
Enables the PFD clock dividers (used for test only via test mux).
000 = test clocks disabled, normal operation (default).
001 = divide feedback clock by 2.
010 = divide PFD reference input clock by 2.
011 = divide PFD reference input and feedback clocks by 2.
100 = divide pump-up clock by 2.
101 = divide pump-up and feedback clocks by 2.
110 = divide pump-up and PFD reference input clocks by 2.
111 = divide feedback, pump-up, and pump-down clocks by 2.
0x0D
[7:6]
Antibacklash control
Controls the PFD antibacklash period of the PLL. These bits are ineffective unless
Register 0x0B[6] = 1.
00 = minimum (default).
01 = low.
10 = high.
11 = maximum.
[5:1]
Unused
Unused.
0
PLL lock detector power-down
Controls power-down of the PLL lock detector.
0 = lock detector active (default).
1 = lock detector powered down.
VCO Control (Register 0x0E to Register 0x10)
Table 30.
Address
Bit
Bit Name
Description
0x0E
7
Calibrate VCO
Initiates VCO calibration (this is an autoclearing bit). This bit is ineffective unless
Register 0x0E[2] = 1.
6
Enable ALC
Enables automatic level control (ALC) of the VCO.
0 = Register 0x0F[7:2] defines the VCO level.
1 = the device automatically controls the VCO level (default).
[5:3]
ALC threshold
Controls the VCO ALC threshold detector level from minimum (000) to maximum
(111). The default is 110.
2
Enable SPI control of VCO
calibration
Enables the functionality of Register 0x0E[7].
0 = the device automatically performs VCO calibration (default).
1 = VCO calibration controlled by Register 0x0E[7].
1
Boost VCO supply
Selects VCO supply voltage.
0 = normal supply voltage (default).
1 = increase supply voltage by 100 mV.
0
Enable SPI control of VCO band
setting
Controls VCO band setting functionality.
0 = the device automatically selects the VCO band (default).
1 = VCO band defined by Register 0x10[7:1].
0x0F
[7:2]
VCO level control
Controls the VCO amplitude from minimum (00 0000) to maximum (11 1111). These
bits are ineffective unless Register 0x0E[6] = 0.
The default is 10 0000.
[1:0]
Unused
Unused.
0x10
[7:1]
VCO band control
Controls the VCO frequency band from minimum (000 0000) to maximum
(111 1111). These bits are ineffective unless Register 0x0E[0] = 1.
The default is 100 0000.
0
Unused
Unused.
相关PDF资料 |
PDF描述 |
|---|---|
| MS27467T25F2P | CONN PLUG 100POS STRAIGHT W/PINS |
| AD9550BCPZ | IC INTEGER-N TRANSLATOR 32-LFCSP |
| AD9573ARUZ | IC PCI CLCOK GEN 25MHZ 16TSSOP |
| MS3452W24-22PW | CONN RCPT 4POS BOX MNT W/PINS |
| MS3452W24-22P | CONN RCPT 4POS BOX MNT W/PINS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9553BCPZ-REEL7 | 功能描述:IC INTEGER-N CLCK GEN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9554/PCBZ | 功能描述:AD9554 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时，时钟发生器 嵌入式:- 使用的 IC/零件:AD9554 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1 |
| AD9554-1/PCBZ | 功能描述:AD9554-1 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时，时钟发生器 嵌入式:- 使用的 IC/零件:AD9554-1 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1 |
| AD9554-1BCPZ | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 PLL:是 主要用途:以太网，SONET/SDH，Stratum 输入:CMOS，LVDS 输出:HCSL，LVDS，LVPECL 电路数:1 比率 - 输入:输出:4：4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘，CSP 供应商器件封装:56-LFCSP-WQ（8x8） 标准包装:1 |
| AD9554-1BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:带卷（TR） 零件状态:有效 PLL:是 主要用途:以太网，SONET/SDH，Stratum 输入:CMOS，LVDS 输出:HCSL，LVDS，LVPECL 电路数:1 比率 - 输入:输出:4：4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘，CSP 供应商器件封装:56-LFCSP-WQ（8x8） 标准包装:750 |
发布紧急采购，3分钟左右您将得到回复。