参数资料
| 型号： | AD9553BCPZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 31/44页 |
| 文件大小： | 0K |
| 描述： | IC INTEGER-N CLCK GEN 32LFCSP |
| 标准包装： | 1 |
| 类型： | 时钟/频率转换器 |
| PLL： | 是 |
| 主要目的： | 以太网，GPON，SONET/SHD，T1/E1 |
| 输入： | CMOS，LVDS，晶体 |
| 输出： | CMOS，LVDS，LVPECL |
| 电路数： | 1 |
| 比率 - 输入:输出： | 1:2 |
| 差分 - 输入:输出： | 是/是 |
| 频率 - 最大： | 810MHz |
| 电源电压： | 3.135 V ~ 3.465 V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 32-WFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 32-LFCSP（5x5） |
| 包装： | 托盘 |
| 配用： | AD9553/PCBZ-ND - BOARD EVAL FOR AD9553 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页当前第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页
AD9553
Rev. A | Page 37 of 44
PLL and Output Frequency Control (Register 0x11 to Register 0x19)
Table 31.
Address
Bit
Bit Name
Description
0x11
[7:0]
Unused
Unused.
0x12
[7:0]
Feedback divider (N)
Bits[19:12] of the 20-bit feedback divider (N).
0x13
[7:0]
Feedback divider (N)
Bits[11:4] of the 20-bit feedback divider (N).
0x14
[7:4]
Feedback divider (N)
Bits[3:0] of the 20-bit feedback divider (N). Default is N = 0x80000 (524,288). The feedback
divider bits are ineffective unless Register 0x14[3] = 1.
3
Enable SPI control of
feedback divider
Enables SPI port control of the feedback divider value (N).
0 = the A3 to A0 and Y5 to Y0 pins define N per Table 16 (default).
1 = the 20-bit value in the feedback divider register defines N.
2
Enable SPI control of
output dividers
Enables SPI port control of the output dividers P0, P1, and P2.
0 = the Y5 to Y0 pins define the output divider values per Table 15 (default).
1 = the SPI port registers (0x15, 0x16, 0x18) define the output divider values.
1
Unused
Unused.
0
Reset PLL
Controls initialization of the PLL.
0 = normal operation (default).
1 = resets the counters and logic associated with the PLL but does not affect the output dividers.
0x15
[7:0]
P1 divider
Bits[9:2] of the 11-bit P1 divider.
0x16
[7:6]
P1 divider
Bits[1:0] of the 11-bit P1 divider (the default P1 divider register value is 128 decimal). The P1
divider bits are ineffective unless Register 0x14[2] = 1.
[5:0]
P2 divider
Bits[9:4] of the 11-bit P2 divider.
0x17
[7:4]
P2 divider
Bits[3:0] of the 11-bit P2 divider. The P2 divider bits are ineffective unless Register 0x14[2] = 1.
3
Enable test port
Enables use of the LOCKED pin as a test port.
0 = the LOCKED pin indicates PLL status (default).
1 = the LOCKED pin outputs a test signal per Register 0x17[2:1].
[2:1]
Test mux
Test mux select bits.
00 = crystal oscillator output (XO).
01 = PFD pump up clock divided-by-2 (UP/2).
10 = PFD reference input clock divided-by-2 (FPFD/2).
11 = PFD feedback clock divided-by-2 (FDBK/2).
0
Unused
Unused.
0x18
[7:5]
P0 divider
Bits[2:0] of the P0 divider. The P0 divider bits are ineffective unless Register 0x14[2] = 1.
000 = invalid.
001 = divide-by-5.
010 = divide-by-6.
011 = divide-by-7.
100 = divide-by-8.
101 = divide-by-9.
110 = divide-by-10.
111 = divide-by-11.
[4:0]
Unused
Unused.
0x19
[7:0]
Unused
Unused.
相关PDF资料 |
PDF描述 |
|---|---|
| MS27467T25F2P | CONN PLUG 100POS STRAIGHT W/PINS |
| AD9550BCPZ | IC INTEGER-N TRANSLATOR 32-LFCSP |
| AD9573ARUZ | IC PCI CLCOK GEN 25MHZ 16TSSOP |
| MS3452W24-22PW | CONN RCPT 4POS BOX MNT W/PINS |
| MS3452W24-22P | CONN RCPT 4POS BOX MNT W/PINS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9553BCPZ-REEL7 | 功能描述:IC INTEGER-N CLCK GEN 32LFCSP RoHS:是 类别:集成电路 (IC) >> 时钟/计时 - 专用 系列:- 标准包装:28 系列:- 类型:时钟/频率发生器 PLL:是 主要目的:Intel CPU 服务器 输入:时钟 输出:LVCMOS 电路数:1 比率 - 输入:输出:3:22 差分 - 输入:输出:无/是 频率 - 最大:400MHz 电源电压:3.135 V ~ 3.465 V 工作温度:0°C ~ 85°C 安装类型:表面贴装 封装/外壳:64-TFSOP （0.240"，6.10mm 宽） 供应商设备封装:64-TSSOP 包装:管件 |
| AD9554/PCBZ | 功能描述:AD9554 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时，时钟发生器 嵌入式:- 使用的 IC/零件:AD9554 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1 |
| AD9554-1/PCBZ | 功能描述:AD9554-1 - Timing, Clock Generator Evaluation Board 制造商:analog devices inc. 系列:- 零件状态:有效 主要用途:计时，时钟发生器 嵌入式:- 使用的 IC/零件:AD9554-1 主要属性:- 辅助属性:LED 状态指示器 所含物品:板 标准包装:1 |
| AD9554-1BCPZ | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:托盘 零件状态:有效 PLL:是 主要用途:以太网，SONET/SDH，Stratum 输入:CMOS，LVDS 输出:HCSL，LVDS，LVPECL 电路数:1 比率 - 输入:输出:4：4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘，CSP 供应商器件封装:56-LFCSP-WQ（8x8） 标准包装:1 |
| AD9554-1BCPZ-REEL7 | 功能描述:IC PLL CLOCK GEN 4OUT 72LFCSP 制造商:analog devices inc. 系列:- 包装:带卷（TR） 零件状态:有效 PLL:是 主要用途:以太网，SONET/SDH，Stratum 输入:CMOS，LVDS 输出:HCSL，LVDS，LVPECL 电路数:1 比率 - 输入:输出:4：4 差分 - 输入:输出:是/是 频率 - 最大值:942MHz 电压 - 电源:1.4 V ~ 2.625 V 工作温度:-40°C ~ 85°C 安装类型:表面贴装 封装/外壳:56-WFQFN 裸焊盘，CSP 供应商器件封装:56-LFCSP-WQ（8x8） 标准包装:750 |
发布紧急采购，3分钟左右您将得到回复。