参数资料
| 型号： | AD9979BCPZRL |
| 厂商： | Analog Devices Inc |
| 文件页数： | 41/56页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR CCD 14BIT 48-LFCSP |
| 标准包装： | 1 |
| 类型： | CCD 信号处理器，14 位 |
| 输入类型： | 逻辑 |
| 输出类型： | 逻辑 |
| 接口： | 3 线串口 |
| 电流 - 电源： | 48mA |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 48-VFQFN 裸露焊盘，CSP |
| 供应商设备封装： | 48-LFCSP-VQ（7x7） |
| 包装： | 标准包装 |
| 其它名称： | AD9979BCPZRLDKR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页当前第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页
AD9979
Rev. C | Page 46 of 56
Table 29. Timing Core Registers
Address
Data Bit
Content
Default
Value
Update
Type
Name
Description
30
[5:0]
0
SCK
H1POSLOC
H1 rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H1NEGLOC
H1 falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
H1POL
H1 polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
31
[5:0]
0
SCK
H2POSLOC
H2 rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
H2NEGLOC
H2 falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
H2POL
H2 polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
32
[5:0]
0
SCK
HLPOSLOC
HL rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
20
HLNEGLOC
HL falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
HLPOL
HL polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
33
[5:0]
0
SCK
RGPOSLOC
RG rising edge location.
[7:6]
Unused
Set unused bits to 0.
[13:8]
10
RGNEGLOC
RG falling edge location.
[15:14]
0
TESTMODE
Test operation only. Set to 0.
[16]
1
RGPOL
RG polarity control.
0 = inverse of Figure 19.
1 = no inversion.
[27:17]
Unused
Set unused bits to 0.
34
[0]
0
SCK
H1BLKRETIME
Retime H1 HBLK to internal clock.1
0 = no retime.
1 = enable retime.
[1]
0
H2BLKRETIME
Retime H2 HBLK to internal clock.1, 2
[2]
0
HLBLKRETIME
Retime HL HBLK to internal clock.1, 2
[3]
0
HL_HBLK_EN
Enables HBLK for HL output.
0 = disable.
1 = enable.
[7:4]
0
HCLK_WIDTH
Enables wide horizontal clocks during HBLK interval.
0 = disable (see Table 12).
[27:8]
Unused
Set unused bits to 0.
相关PDF资料 |
PDF描述 |
|---|---|
| AD9980KSTZ-95 | IC INTERFACE 8BIT ANALOG 80LQFP |
| AD9981KSTZ-95 | IC INTERFACE 10BIT ANALOG 80LQFP |
| AD9983AKSTZ-170 | IC DISPLAY 8BIT 170MSPS 80LQFP |
| AD9985KSTZ-140 | IC INTERFACE 8BIT 140MSPS 80LQFP |
| AD9990BBCZ | IC CCD SGNL PROCESSOR 112CSPBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AD9980 | 制造商:AD 制造商全称:Analog Devices 功能描述:High Performance 8-Bit Display Interface |
| AD9980/PCBZ | 功能描述:KIT EVALUATION AD9980 RoHS:是 类别:编程器，开发系统 >> 评估演示板和套件 系列:Advantiv® 标准包装:1 系列:PCI Express® (PCIe) 主要目的:接口，收发器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要属性:- 次要属性:- 已供物品:板 |
| AD9980KSTZ-80 | 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:- 特色产品:NXP - I2C Interface 标准包装:1 系列:- 应用:2 通道 I²C 多路复用器 接口:I²C，SM 总线 电源电压:2.3 V ~ 5.5 V 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:剪切带 (CT) 安装类型:表面贴装 产品目录页面:825 (CN2011-ZH PDF) 其它名称:568-1854-1 |
| AD9980KSTZ-95 | 功能描述:IC INTERFACE 8BIT ANALOG 80LQFP RoHS:是 类别:集成电路 (IC) >> 接口 - 专用 系列:- 特色产品:NXP - I2C Interface 标准包装:1 系列:- 应用:2 通道 I²C 多路复用器 接口:I²C，SM 总线 电源电压:2.3 V ~ 5.5 V 封装/外壳:16-TSSOP（0.173"，4.40mm 宽） 供应商设备封装:16-TSSOP 包装:剪切带 (CT) 安装类型:表面贴装 产品目录页面:825 (CN2011-ZH PDF) 其它名称:568-1854-1 |
| AD9980KSTZ-RL95 | 制造商:Analog Devices 功能描述: |
发布紧急采购，3分钟左右您将得到回复。