- 您现在的位置：买卖IC网 > PDF目录19372 > ADSP-21160NKB-100 (Analog Devices Inc)IC DSP CONTROLLER 32BIT 400BGA PDF资料下载
参数资料
| 型号： | ADSP-21160NKB-100 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 28/48页 |
| 文件大小： | 0K |
| 描述： | IC DSP CONTROLLER 32BIT 400BGA |
| 产品培训模块： | SHARC Processor Overview |
| 标准包装： | 1 |
| 系列： | SHARC® |
| 类型： | 浮点 |
| 接口： | 主机接口，连接端口，串行端口 |
| 时钟速率： | 100MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 512kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.90V |
| 工作温度： | 0°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 400-BBGA |
| 供应商设备封装： | 400-PBGA（27x27） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页当前第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
ADSP-21160N
–34–
REV. 0
Link Ports —Receive, Transmit
For Link Ports, see Table 19, Table 20, Figure 22, and
Figure 23. Calculation of link receiver data setup and hold,
relative to link clock, is required to determine the maximum
allowable skew that can be introduced in the transmission path,
between LDATA and LCLK. Setup skew is the maximum delay
that can be introduced in LDATA, relative to LCLK (setup
skew = tLCLKTWH minimum – tDLDCH –tSLDCL). Hold skew is the
maximum delay that can be introduced in LCLK, relative to
LDATA (hold skew = tLCLKTWL minimum + tHLDCH –tHLDCL). Cal-
culations made directly from speed specifications result in
unrealistically small skew times, because they include multiple
tester guardbands.
Note that there is a two-cycle effect latency between the link port
enable instruction and the DSP enabling the link port.
Table 19. Link Ports—Receive
Parameter
Min
Max
Unit
Timing Requirements
tSLDCL
Data Setup Before LCLK Low
2.5
ns
tHLDCL
Data Hold After LCLK Low
3
ns
tLCLKIW
LCLK Period
tLCLK
ns
tLCLKRWL
LCLK Width Low
4
ns
tLCLKRWH
LCLK Width High
4
ns
Switching Characteristics
tDLALC
LACK Low Delay After LCLK High
1
917
ns
1 LACK goes low with tDLALC relative to rise of LCLK after first nibble, but does not go low if the receiver’s link buffer is not about to fill.
Table 20. Link Ports—Transmit
Parameter
Min
Max
Unit
Timing Requirements
tSLACH
LACK Setup Before LCLK High
14
ns
tHLACH
LACK Hold After LCLK High
–2
ns
Switching Characteristics
tDLDCH
Data Delay After LCLK High
4
ns
tHLDCH
Data Hold After LCLK High
–2
ns
tLCLKTWL
LCLK Width Low
0.5tLCLK –.5
0.5tLCLK+.5
ns
tLCLKTWH
LCLK Width High
0.5tLCLK –.5
0.5tLCLK+.5
ns
tDLACLK
LCLK Low Delay After LACK High
0.5tLCLK+4
3/2tLCLK+11
ns
Figure 22. Link Ports—Receive
LCLK
LDAT(7:0)
LACK (OUT)
RECEIVE
IN
tSLDCL
tHLDCL
tLCLKRWH
tDLALC
tLCLKRWL
tLCLKIW
相关PDF资料 |
PDF描述 |
|---|---|
| RMM43DREH | CONN EDGECARD 86POS .156 EYELET |
| RS-0509D/H3 | CONV DC/DC 2W 4.5-9VIN +/-09V |
| GEM06DRUI | CONN EDGECARD 12POS DIP .156 SLD |
| EMM43DRMT | CONN EDGECARD 86POS .156 WW |
| MAX6639ATE+T | IC TEMP MONITOR 2CH 16-TQFN |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-21160NKB-95 | 制造商:AD 制造商全称:Analog Devices 功能描述:DSP Microcomputer |
| ADSP-21160NKB-X | 制造商:Analog Devices 功能描述: |
| ADSP-21160NKBZ-100 | 功能描述:IC DSP CONTROLLER 32BIT 400-BGA RoHS:是 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
| ADSP-21161N | 制造商:AD 制造商全称:Analog Devices 功能描述:DSP Microcomputer |
| ADSP-21161NCCA-100 | 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - DSP（数字式信号处理器） 系列:SHARC® 标准包装:2 系列:StarCore 类型:SC140 内核 接口:DSI，以太网，RS-232 时钟速率:400MHz 非易失内存:外部 芯片上RAM:1.436MB 电压 - 输入/输出:3.30V 电压 - 核心:1.20V 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:431-BFBGA，FCBGA 供应商设备封装:431-FCPBGA（20x20） 包装:托盘 |
发布紧急采购，3分钟左右您将得到回复。