- 您现在的位置：买卖IC网 > PDF目录19373 > ADSP-TS203SABPZ050 (Analog Devices Inc)IC PROCESSOR 500MHZ 576BGA PDF资料下载
参数资料
| 型号： | ADSP-TS203SABPZ050 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 21/48页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR 500MHZ 576BGA |
| 标准包装： | 1 |
| 系列： | TigerSHARC® |
| 类型： | 定点/浮点 |
| 接口： | 主机接口，连接端口，多处理器 |
| 时钟速率： | 500MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 512kB |
| 电压 - 输入/输出： | 2.50V |
| 电压 - 核心： | 1.05V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 576-BBGA 裸露焊盘 |
| 供应商设备封装： | 576-BGA-ED（25x25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页当前第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
Rev. D
|
Page 28 of 48
|
May 2012
ENEDREG
Static Pins—Must Be Connected to VSS
——
—
STRAP SYS9, 10
Strap Pins
1.5
0.5
——
SCLK
JTAG SYS11, 12
JTAG System Pins
+2.5
+10.0
+12.0
–1.0
—
TCK
1 The external port protocols employ bus IDLE cycles for bus mastership transitions as well as slave address boundary crossings to avoid any potential bus contention. The
apparent driver overlap, due to output disables being larger than output enables, is not actual.
2 For input specifications on FLAG3–0 pins, see Table 21.
3 These input pins are asynchronous and therefore do not need to be synchronized to a clock reference.
4 For additional requirement details, see Reset and Booting on Page 8.
5 RST_IN clock reference is the falling edge of SCLK.
6 TDO output clock reference is the falling edge of TCK.
7 Reference clock depends on function.
8 These pins may change only during reset; recommend connecting it to VDD_IO/VSS.
9 STRAP pins include: BMS, BM, BUSLOCK, TMR0E, L1BCMPO, TM2, and TM3.
10Specifications applicable during reset only.
11JTAG system pins include: RST_IN, RST_OUT, POR_IN, IRQ3–0, DMAR3–0, HBR, BOFF, MS1–0, MSH, SDCKE, LDQM, BMS, IOWR, IORD, BM, EMU, SDA10, IOEN,
BUSLOCK, TMR0E, DATA31–0, ADDR31–0, RD, WRL, BRST, MSSD3–0, RAS, CAS, SDWE, HBG, BR7–0, FLAG3–0, L0DATOP3–0, L0DATON3–0, L1DATOP3–0,
L1DATON3–0, L0CLKOUTP, L0CLKOUTN, L1CLKOUTP, L1CLKOUTN, L0ACKI, L1ACKI, L0DATIP3–0, L0DATIN3–0, L1DATIP3–0, L1DATIN3–0, L0CLKINP,
L0CLKINN, L1CLKINP, L1CLKINN, L0ACKO, L1ACKO, ACK, CPA, DPA, L0BCMPO, L1BCMPO, L0BCMPI, L1BCMPI, ID2–0, CTRL_IMPD1–0, SCLKRAT2–0, DS2–0,
ENEDREG, TM2, TM3, TM4.
12JTAG system output timing clock reference is the falling edge of TCK.
Figure 13. General AC Parameters Timing
Table 29. AC Signal Specifications (Continued)
(All values in this table are in nanoseconds.)
Name
Description
In
put
Setup
(M
in
)
In
p
u
tH
o
ld
(M
in
)
Ou
tp
u
tV
a
li
d
(M
a
x
)
Ou
tp
u
tH
o
ld
(M
in
)
Ou
tp
u
tEn
ab
le
(M
in
)1
Ou
tp
u
tDi
sab
le
(M
a
x
)1
Re
fe
re
nce
Cl
o
ck
REFERENCE
CLOCK
INPUT
SIGNAL
OUTPUT
SIGNAL
THREE-
STATE
OUTPUT
VALID
OUTPUT
HOLD
OUTPUT
ENABLE
OUTPUT
DISABLE
INPUT
HOLD
INPUT
SETUP
1.25V
tSCLK OR tTCK
相关PDF资料 |
PDF描述 |
|---|---|
| ASM25DTBD | CONN EDGECARD 50POS R/A .156 SLD |
| ADSP-21160NKBZ-100 | IC DSP CONTROLLER 32BIT 400-BGA |
| ADSP-21062LCSZ-160 | IC DSP CONTROLLER 32BIT 240MQFP |
| AGM25DTBD | CONN EDGECARD 50POS R/A .156 SLD |
| AYM25DTAN | CONN EDGECARD 50POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-TS203SBBPZ050 | 制造商:Analog Devices 功能描述:DSP - Bulk |
| ADSQ-1410 | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410-C | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410-EX-C | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410S | 功能描述:模数转换器 - ADC 0 to 70C 66-pin DIP Quad 14-Bit, 10MPS RoHS:否 制造商:Texas Instruments 通道数量:2 结构:Sigma-Delta 转换速率:125 SPs to 8 KSPs 分辨率:24 bit 输入类型:Differential 信噪比:107 dB 接口类型:SPI 工作电源电压:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:VQFN-32 |
发布紧急采购，3分钟左右您将得到回复。