- 您现在的位置：买卖IC网 > PDF目录19373 > ADSP-TS203SABPZ050 (Analog Devices Inc)IC PROCESSOR 500MHZ 576BGA PDF资料下载
参数资料
| 型号： | ADSP-TS203SABPZ050 |
| 厂商： | Analog Devices Inc |
| 文件页数： | 24/48页 |
| 文件大小： | 0K |
| 描述： | IC PROCESSOR 500MHZ 576BGA |
| 标准包装： | 1 |
| 系列： | TigerSHARC® |
| 类型： | 定点/浮点 |
| 接口： | 主机接口，连接端口，多处理器 |
| 时钟速率： | 500MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 512kB |
| 电压 - 输入/输出： | 2.50V |
| 电压 - 核心： | 1.05V |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 576-BBGA 裸露焊盘 |
| 供应商设备封装： | 576-BGA-ED（25x25） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页当前第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页
Rev. D
|
Page 30 of 48
|
May 2012
Link Port—Data Out Timing
Figure 20, and Figure 21 provide the data out timing for the
LVDS link ports.
Table 32. Link Port—Data Out Timing
Parameter
Description
Min
Max
Unit
Outputs
tREO
Rising Edge (Figure 17)350
ps
tFEO
Falling Edge (Figure 17)350
ps
tLCLKOP
LxCLKOUT Period (Figure 16)
Greater of 4.0 or
0.9 × LCR × tCCLK
1, 2, 3
Smaller of 12.5 or
1.1 × LCR × tCCLK
1, 2, 3
ns
tLCLKOH
LxCLKOUT High (Figure 16)0.4 × tLCLKOP
1
0.6 × tLCLKOP
1
ns
tLCLKOL
LxCLKOUT Low (Figure 16)0.4 × tLCLKOP
1
0.6 × tLCLKOP
1
ns
tCOJT
LxCLKOUT Jitter (Figure 16)±1504, 5, 6
±2507
ps
tLDOS
1, 4, 8
0.25 × LCR × tCCLK –0.15 × tCCLK
1, 5, 6, 8
0.25 × LCR × tCCLK –0.30 × tCCLK
1, 7, 8
ns
tLDOH
1, 4, 8
0.25 × LCR × tCCLK –0.15 × tCCLK
1, 5, 6, 8
0.25 × LCR × tCCLK –0.30 × tCCLK
1, 7, 8
ns
tLACKID
Delay from LxACKI rising edge to first trans-
mission clock edge (Figure 19)
16 × LCR × tCCLK
1, 2
ns
tBCMPOV
LxBCMPO Valid (Figure 19)2 × LCR × tCCLK
1, 2
ns
tBCMPOH
LxBCMPO Hold (Figure 20)3 × TSW – 0.51, 9
ns
Inputs
tLACKIS
LxACKI low setup to guarantee that the trans-
mitter stops transmitting (Figure 20)
LxACKI high setup to guarantee that the trans-
mitter continues its transmission without any
interruption (Figure 21)16 × LCR × tCCLK
1, 2
ns
tLACKIH
LxACKI High Hold Time (Figure 21)0.51
ns
1 Timing is relative to the 0 differential voltage (VOD = 0).
2 LCR (link port clock ratio) = 1, 1.5, 2, or 4. tCCLK is the core period.
3 For the cases of tLCLKOP = 4.0 ns and tLCLKOP = 12.5 ns, the effect of tCOJT specification on output period must be considered.
4 LCR = 1.
5 LCR = 1.5.
6 LCR = 2.
7 LCR = 4.
8 The tLDOS and tLDOH values include LCLKOUT jitter.
9 TSW is a short-word transmission period. For a 4-bit link, it is 2 × LCR × tCCLK. For a 1-bit link, it is 8 × LCR × tCCLK ns.
Figure 16. Link Ports—Output Clock
LxCLKOUT
V
OD =0V
tCOJT
tLCLKOL
tLCLKOH
tLCLKOP
相关PDF资料 |
PDF描述 |
|---|---|
| ASM25DTBD | CONN EDGECARD 50POS R/A .156 SLD |
| ADSP-21160NKBZ-100 | IC DSP CONTROLLER 32BIT 400-BGA |
| ADSP-21062LCSZ-160 | IC DSP CONTROLLER 32BIT 240MQFP |
| AGM25DTBD | CONN EDGECARD 50POS R/A .156 SLD |
| AYM25DTAN | CONN EDGECARD 50POS R/A .156 SLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ADSP-TS203SBBPZ050 | 制造商:Analog Devices 功能描述:DSP - Bulk |
| ADSQ-1410 | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410-C | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410-EX-C | 制造商:MURATA-PS 制造商全称:Murata Power Solutions Inc. 功能描述:Quad 14-Bit, 10 MSPS Sampling A/D Converter |
| ADSQ-1410S | 功能描述:模数转换器 - ADC 0 to 70C 66-pin DIP Quad 14-Bit, 10MPS RoHS:否 制造商:Texas Instruments 通道数量:2 结构:Sigma-Delta 转换速率:125 SPs to 8 KSPs 分辨率:24 bit 输入类型:Differential 信噪比:107 dB 接口类型:SPI 工作电源电压:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:VQFN-32 |
发布紧急采购，3分钟左右您将得到回复。