- 您现在的位置：买卖IC网 > PDF目录235794 > AFS250-FPQ208 FPGA, 250000 GATES, PQFP208 PDF资料下载
参数资料
| 型号： | AFS250-FPQ208 |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 250000 GATES, PQFP208 |
| 封装： | 0.50 MM PITCH, PQFP-208 |
| 文件页数： | 27/318页 |
| 文件大小： | 10129K |
| 代理商： | AFS250-FPQ208 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页当前第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
Device Architecture
2- 106
Pr el iminar y v1 .7
And so, STC will be rounded up to 3 to ensure the minimum conversion time is met. The sample
time, tsample, with an STC of 3, is now equal to 0.36 s.
The total sample time, using EQ 2-19, can now be summated.
EQ 2-19
The optimal setting for the system running at 66 MHz with an ADC for 10-bit mode chosen is listed
as follows:
*Note that no power-down after every conversion is chosen in this case; however, if the application
is power-sensitive, the MODE[2] can be set to '0', as described above, and it will not affect any
performance.
Integrated Voltage Reference
The Fusion device has an integrated on-chip 2.56 V reference voltage for the ADC. The value of this
reference voltage was chosen to make the prescaling and postscaling factors for the prescaler
blocks change in a binary fashion. However, if desired, an external reference voltage of up to 3.3 V
can be connected between the VAREF and GNDREF pins. The VAREFSEL control pin is used to select
the reference voltage.
ADC Operation Description
The ADC can be powered down independently of the FPGA core, as an additional control or for
power-saving considerations, via the PWRDWN pin of the Analog Block. The PWRDWN pin controls
only the comparators in the ADC.
Once the ADC has powered up and been released from reset, ADCRESET, the ADC will initiate a
calibration routine designed to provide optimal ADC performance. The Fusion ADC offers a robust
calibration scheme to reduce integrated offset and linearity errors. The offset and linearity errors
of the main capacitor array are compensated for with an 8-bit calibration capacitor array. The
offset/linearity error calibration is carried out in two ways. First, a power-up calibration is carried
out when the ADC comes out of reset. This is initiated by the CALIBRATE output of the Analog
Block macro and is a fixed number of ADC_CLK cycles (3,840 cycles), as shown in Figure 2-81 on
page 2-107. In this mode, the linearity and offset errors of the capacitors are calibrated.
To further compensate for drift and temperature-dependent effects, every conversion is followed
by post-calibration of either the offset or a bit of the main capacitor array. The post-calibration
ensures that, over time and with temperature, the ADC remains consistent.
After both calibration and the setting of the appropriate configurations, as explained above, the
ADC is ready for operation. Setting the ADCSTART signal high for one clock period will initiate the
sample and conversion of the analog signal on the channel as configured by CHNUMBER[4:0]. The
status signals SAMPLE and BUSY will show when the ADC is sampling and converting (Figure 2-83
on page 2-108). Both SAMPLE and BUSY will initially go high. After the ADC has sampled and held
the analog signal, SAMPLE will go low. After the entire operation has completed and the analog
signal is converted, BUSY will go low and DATAVALID will go high. This indicates that the digital
result is available on the RESULT[11:0] pins.
TVC[7:0]
= 1
= 0x01
STC[7:0]
= 3
= 0x03
MODE[3:0]
= b'0100
= 0x4*
Table 2-44 VAREF Bit Function
Name
Bit
Function
VAREF
0
Reference voltage selection
0 – Internal voltage reference selected. VAREF pin outputs 2.56 V.
1 – Input external voltage reference from VAREF and GNDREF
t
sync_read
t
sample
t
distrib
t
post-cal
t
sync_write
++
+
0.015 s
0.36 s
1.2 s
0.24 s
0.015 s
++
1.8
==
=
相关PDF资料 |
PDF描述 |
|---|---|
| AFS250-FPQG208 | FPGA, 250000 GATES, PQFP208 |
| AFS250-FQN180 | FPGA, 250000 GATES, PBCC180 |
| AFS250-FQNG180 | FPGA, 250000 GATES, PBCC180 |
| AGLE600V2-FFG256C | FPGA, 13824 CLBS, 600000 GATES, PBGA256 |
| AGLE600V2-FFG484C | FPGA, 13824 CLBS, 600000 GATES, PBGA484 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AFS250-FPQ256ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQ256I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQ256PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQG208 | 制造商:Microsemi Corporation 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays |
| AFS250-FPQG256ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
发布紧急采购，3分钟左右您将得到回复。