- 您现在的位置：买卖IC网 > PDF目录235794 > AFS250-FPQ208 FPGA, 250000 GATES, PQFP208 PDF资料下载
参数资料
| 型号： | AFS250-FPQ208 |
| 元件分类： | FPGA |
| 英文描述： | FPGA, 250000 GATES, PQFP208 |
| 封装： | 0.50 MM PITCH, PQFP-208 |
| 文件页数： | 79/318页 |
| 文件大小： | 10129K |
| 代理商： | AFS250-FPQ208 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页当前第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
Pr el iminar y v1 .7
2-1
2 – Device Architecture
Fusion Stack Architecture
To manage the unprecedented level of integration in Fusion devices, Actel developed the Fusion
technology stack (Figure 2-1). This layered model offers a flexible design environment, enabling
design at very high and very low levels of abstraction. Fusion peripherals include hard analog IP
and hard and soft digital IP. Peripherals communicate across the FPGA fabric via a layer of soft
gates—the Fusion backbone. Much more than a common bus interface, this Fusion backbone
integrates a micro-sequencer within the FPGA fabric and configures the individual peripherals and
supports low-level processing of peripheral data. Fusion applets are application building blocks
that can control and respond to peripherals and other system signals. Applets can be rapidly
combined to create large applications. The technology is scalable across devices, families, design
types, and user expertise, and supports a well-defined interface for external IP and tool
integration.
At the lowest level, Level 0, are Fusion peripherals. These are configurable functional blocks that
can be hardwired structures such as a PLL or analog input channel, or soft (FPGA gate) blocks such
as a UART or two-wire serial interface. The Fusion peripherals are configurable and support a
standard interface to facilitate communication and implementation.
Connecting and controlling access to the peripherals is the Fusion backbone, Level 1. The backbone
is a soft-gate structure, scalable to any number of peripherals. The backbone is a bus and much
more; it manages peripheral configuration to ensure proper operation. Leveraging the common
peripheral interface and a low-level state machine, the backbone efficiently offloads peripheral
management from the system design. The backbone can set and clear flags based upon peripheral
behavior and can define performance criteria. The flexibility of the stack enables a designer to
configure the silicon, directly bypassing the backbone if that level of control is desired.
One step up from the backbone is the Fusion applet, Level 2. The applet is an application building
block that implements a specific function in FPGA gates. It can react to stimuli and board-level
events coming through the backbone or from other sources, and responds to these stimuli by
accessing and manipulating peripherals via the backbone or initiating some other action. An applet
controls or responds to the peripheral(s). Applets can be easily imported or exported from the
design environment. The applet structure is open and well-defined, enabling users to import
applets from Actel, system developers, third parties, and user groups.
Note: Levels 1, 2, and 3 are implemented in FPGA logic gates.
Figure 2-1 Fusion Architecture Stack
Flash
Memory
Analog
Smart
Peripheral 1
Analog
Smart
Peripheral 2
Analog
Smart
Peripheral n
Smart Peripherals
in FPGA
Fabric
(e.g., logic, PLL, FIFO)
Fusion Smart Backbone
Fusion Applets
User Applications
Level 1
Level 0
Level 2
Level 3
Optional ARM or 8051 Processor
相关PDF资料 |
PDF描述 |
|---|---|
| AFS250-FPQG208 | FPGA, 250000 GATES, PQFP208 |
| AFS250-FQN180 | FPGA, 250000 GATES, PBCC180 |
| AFS250-FQNG180 | FPGA, 250000 GATES, PBCC180 |
| AGLE600V2-FFG256C | FPGA, 13824 CLBS, 600000 GATES, PBGA256 |
| AGLE600V2-FFG484C | FPGA, 13824 CLBS, 600000 GATES, PBGA484 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AFS250-FPQ256ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQ256I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQ256PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-FPQG208 | 制造商:Microsemi Corporation 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays |
| AFS250-FPQG256ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
发布紧急采购，3分钟左右您将得到回复。