参数资料
型号: AFS250-FPQ208
元件分类: FPGA
英文描述: FPGA, 250000 GATES, PQFP208
封装: 0.50 MM PITCH, PQFP-208
文件页数: 71/318页
文件大小: 10129K
代理商: AFS250-FPQ208
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页当前第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页
Device Architecture
2- 146
Pr el iminar y v1 .7
Solution 4
5 V Output Tolerance
Fusion I/Os must be set to 3.3 V LVTTL or 3.3 V LVCMOS mode to reliably drive 5 V TTL receivers. It is
also critical that there be NO external I/O pull-up resistor to 5 V, since this resistor would pull the I/O
pad voltage beyond the 3.6 V absolute maximum value and consequently cause damage to the I/O.
When set to 3.3 V LVTTL or 3.3 V LVCMOS mode, Fusion I/Os can directly drive signals into 5 V TTL
receivers. In fact, VOL =0.4 V and VOH = 2.4 V in both 3.3 V LVTTL and 3.3 V LVCMOS modes exceed
Figure 2-98 Solution 4
Solution 4
2.5 V On-Chip
Clamp
Diode
Requires one board resistor.
Available for LVCMOS 2.5 V / 5.0 V.
On-Chip
Off-Chip
5.5 V
2.5 V
Fusion I/O Input
Rext1
Table 2-74 Comparison Table for 5 V–Compliant Receiver Scheme
Scheme
Board Components
Speed
Current Limitations
1
Two resistors
Low to high1 Limited by transmitter's drive strength
2
Resistor and Zener 3.3 V
Medium
Limited by transmitter's drive strength
3Bus switch
High
N/A
4
Minimum resistor value2
R = 47
Ω at T
J = 70°C
R = 150
Ω at T
J = 85°C
R = 420
Ω at T
J = 100°C
Medium
Maximum diode current at 100% duty cycle, signal
constantly at '1'
52.7 mA at TJ =70°C / 10-year lifetime
16.5 mA at TJ = 85°C / 10-year lifetime
5.9 mA at TJ = 100°C / 10-year lifetime
For duty cycles other than 100%, the currents can be
increased by a factor = 1 / (duty cycle).
Example: 20% duty cycle at 70°C
Maximum current = (1 / 0.2) * 52.7 mA = 5 * 52.7 mA =
263.5 mA
Notes:
1. Speed and current consumption increase as the board resistance values decrease.
2. Resistor values ensure I/O diode long-term reliability.
相关PDF资料
PDF描述
AFS250-FPQG208 FPGA, 250000 GATES, PQFP208
AFS250-FQN180 FPGA, 250000 GATES, PBCC180
AFS250-FQNG180 FPGA, 250000 GATES, PBCC180
AGLE600V2-FFG256C FPGA, 13824 CLBS, 600000 GATES, PBGA256
AGLE600V2-FFG484C FPGA, 13824 CLBS, 600000 GATES, PBGA484
相关代理商/技术参数
参数描述
AFS250-FPQ256ES 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs
AFS250-FPQ256I 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs
AFS250-FPQ256PP 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs
AFS250-FPQG208 制造商:Microsemi Corporation 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA FUSION 250K GATES 130NM 1.5V 208PQFP - Trays
AFS250-FPQG256ES 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs