参数资料
| 型号： | AGLP125V2-CSG289I |
| 厂商： | Microsemi SoC |
| 文件页数： | 52/134页 |
| 文件大小： | 0K |
| 描述： | IC FPGA IGLOO PLUS 125K 289-CSP |
| 标准包装： | 152 |
| 系列： | IGLOO PLUS |
| 逻辑元件/单元数： | 3120 |
| RAM 位总计： | 36864 |
| 输入/输出数： | 212 |
| 门数： | 125000 |
| 电源电压： | 1.14 V ~ 1.575 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 289-TFBGA，CSBGA |
| 供应商设备封装： | 289-CSP（14x14） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页当前第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页
IGLOO PLUS DC and Switching Characteristics
2-10
Revision 16
Power Consumption of Various Internal Resources
Table 2-15 Different Components Contributing to Dynamic Power Consumption in IGLOO PLUS Devices
For IGLOO PLUS V2 or V5 Devices, 1.5 V Core Supply Voltage
Parameter
Definition
Device Specific Dynamic Power
(W/MHz)
AGLP125 AGLP060
AGLP030
PAC1
Clock contribution of a Global Rib
4.489
2.696
0.0001
PAC2
Clock contribution of a Global Spine
1.991
1.962
3.499
PAC3
Clock contribution of a VersaTile row
1.510
1.523
1.537
PAC4
Clock contribution of a VersaTile used as a sequential module
0.153
0.151
PAC5
First contribution of a VersaTile used as a sequential module
0.029
PAC6
Second contribution of a VersaTile used as a sequential module
0.323
PAC7
Contribution of a VersaTile used as a combinatorial module
0.280
0.300
0.278
PAC8
Average contribution of a routing net
1.097
1.081
1.130
PAC9
Contribution of an I/O input pin (standard-dependent)
PAC10
Contribution of an I/O output pin (standard-dependent)
PAC11
Average contribution of a RAM block during a read operation
25.00
PAC12
Average contribution of a RAM block during a write operation
30.00
PAC13
Dynamic contribution for PLL
2.70
Note: 1. There is no Center Global Rib present in AGLP030, and thus it starts directly at the spine resulting in
0W/MHz.
相关PDF资料 |
PDF描述 |
|---|---|
| ASC43DREH-S734 | CONN EDGECARD 86POS .100 EYELET |
| M1A3P1000-FG256 | IC FPGA M1 1KB FLASH 1M 256FBGA |
| FMC13DREN | CONN EDGECARD 26POS .100 EYELET |
| APA150-BG456 | IC FPGA PROASIC+ 150K 456-PBGA |
| FMC13DREH | CONN EDGECARD 26POS .100 EYELET |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AGLP125-V2CSG289PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289 | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289ES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289I | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
| AGLP125-V2FCS289PP | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:IGLOO PLUS Low-Power Flash FPGAs with FlashFreeze Technology |
发布紧急采购，3分钟左右您将得到回复。