参数资料
| 型号： | APA300-PQG208I |
| 厂商： | Microsemi SoC |
| 文件页数： | 123/178页 |
| 文件大小： | 0K |
| 描述： | IC FPGA PROASIC+ 300K 208-PQFP |
| 标准包装： | 24 |
| 系列： | ProASICPLUS |
| RAM 位总计： | 73728 |
| 输入/输出数： | 158 |
| 门数： | 300000 |
| 电源电压： | 2.3 V ~ 2.7 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 208-BFQFP |
| 供应商设备封装： | 208-PQFP（28x28） |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页当前第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页
ProASICPLUS Flash Family FPGAs
v5.9
2-39
IDDQ
Quiescent Supply Current
(standby)
Military
VIN = GND
4 or V
DD
Std.
5.0
25
mA
IOZ
Tristate
Output
Leakage
Current
VOH = GND or VDD
Std.
–10
10
A
IOSH
Output Short Circuit Current
High
3.3 V High Drive (OB33P)
3.3 V Low Drive (OB33L)
VIN = GND
–200
–100
IOSL
Output Short Circuit Current
Low
3.3 V High Drive
3.3 V Low Drive
VIN = VDD
200
100
CI/O
I/O Pad Capacitance
10
pF
CCLK
Clock Input Pad Capacitance
10
pF
Table 2-24 DC Electrical Specifications (VDDP = 3.3 V ±0.3 V and VDD = 2.5 V ±0.2 V) (Continued)
Applies to Military Temperature and MIL-STD-883B Temperature Only
Symbol
Parameter
Conditions
Military/MIL-STD-883B1
Units
Min.
Typ.
Max.
Notes:
1. All process conditions. Military Temperature / MIL-STD-883 Class B: Junction Temperature: –55 to +125°C.
2. During transitions, the input signal may overshoot to VDDP +1.0 V for a limited time of no larger than 10% of the duty cycle.
3. During transitions, the input signal may undershoot to –1.0 V for a limited time of no larger than 10% of the duty cycle.
4. No pull-up resistor required.
相关PDF资料 |
PDF描述 |
|---|---|
| GEC43DTEN | CONN EDGECARD 86POS .100 EYELET |
| GEC43DTEH | CONN EDGECARD 86POS .100 EYELET |
| ACC50DRTN | CONN EDGECARD 100PS .100 DIP SLD |
| ACC65DRTF | CONN EDGECARD 130PS .100 DIP SLD |
| RSA50DTKI-S288 | CONN EDGECARD 100PS .125 EXTEND |
相关代理商/技术参数 |
参数描述 |
|---|---|
| APA300-PQG208M | 制造商:Microsemi Corporation 功能描述:FPGA PROASICPLUS 300K GATES 180MHZ 0.22UM 2.5V 208PQFP - Trays |
| APA300-PQGB | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGES | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGI | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA300-PQGM | 制造商:ACTEL 制造商全称:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
发布紧急采购，3分钟左右您将得到回复。