参数资料
| 型号： | AS3543-ECTP |
| 厂商： | ams |
| 文件页数： | 73/92页 |
| 文件大小： | 0K |
| 描述： | IC CODEC AUDIO FRONT END 68CTBGA |
| 标准包装： | 4,000 |
| 类型： | 音频编解码器 |
| 应用： | 便携式音频，电话 |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 68-TFBGA |
| 供应商设备封装： | 68-CTBGA（6x6） |
| 包装： | 带卷 (TR) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页当前第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页
www.austriamicrosystems.com
Revision 1.11
74 - 91
AS3543 3v2
Data Sheet - R e g i s t e r D e f i n i t i o n
Table 74. PLL Register
Name
Base
Default
PLL
2-wire serial
00h
Offset: 1Ah-7
PLL Register
This is an extended register and needs to be enabled by writing 111b to Reg. 1Ch first.
This register is reset at a AVDD27-POR.
Bit
Bit Name
Default
Access
Bit Description
7:4
OSR<3:0>
0000
R/W
Sets the oversampling rate when using the internal PLL
0x0: 128
0x1-0xF: n/a
3:2
VCO_MODE<1:0>
00
R/W
Selects the speed of the PLL VCO according to the audio
sampling frequency.
00: normal: 24-48kHz
01: low: 8-23kHz
10: high: 49-96kHz
11: n/a
1:0
PLL_MODE<1:0>
00
R/W
Selects the PLL mode and master clock frequency source
00: automatic
turns PLL on, PLL clock is used as master clock if freq(LRCK)
>8kHz and freq(MCLK)<32*freq(LRCK)
01: ON; turns PLL on, PLL clock is used as master clock
10: OFF; turns the PLL off, MCLK is used as master clock
11: auto_inv; like automatic but with inverted clock
Table 75. DCDC15 Register
Name
Base
Default
DCDC15
2-wire serial
00h
Offset: 1Bh-1
DCDC15 Register
This is an extended register and needs to be enabled by writing 001b to Reg. 1Ch first.
This register is reset at a AVDD27-POR.
Bit
Bit Name
Default
Access
Bit Description
7
DIM_UP_XDOWN
0
R/W
0: disables the step-up converter and dims it down
1: enables the step-up converter and dims it up
6:5
DIM_RATE<1:0>
00
R/W
Selects the dimming speed when enabling or disablilng the
DCDC15
00: 0ms
01: 300ms
10: 600ms
11: 1200ms
4
VFB_ON
0
R/W
0: current feedback selected via ISINK1 and ISINK2
1: voltage feedback selected, ISINK1 is sinking 50uA to define
the voltage via an external zener diode
3
ExtDim_ON
0
R/W
0: selects internal clock for dimming
1: selects external clock for dimming
2:0
-
000
n/a
ams
AG
Technical
content
still
valid
相关PDF资料 |
PDF描述 |
|---|---|
| ASM2I9940LG-32LT | IC CLK BUFFER 2:18 250MHZ 32LQFP |
| ASM3P2780AF-06OR | IC FREQ MOD 4X EMI REDUCT 6TSOP |
| AT42QT1011-MAH | IC SENSR TOUCH/PROX 1CH 8-UDFN |
| AT42QT2161-MMU | IC TOUCH SENSOR 16KEY 28QFN |
| B300W35A102E1G | IC PROCESSOR AUDIO 24BIT WLCSP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| AS35490FLF | 制造商:TT Electronics / IRC 功能描述:AS35490FLF |
| AS35490HLF | 制造商:TT Electronics / IRC 功能描述:AS35490HLF |
| AS35490JLF | 制造商:TT Electronics / IRC 功能描述:AS35490JLF |
| AS35491FLF | 制造商:TT Electronics / IRC 功能描述:AS35491FLF |
| AS35491HLF | 制造商:TT Electronics / IRC 功能描述:AS35491HLF |
发布紧急采购，3分钟左右您将得到回复。