- 您现在的位置：买卖IC网 > Datasheet目录395 > ATMEGA128RFA1-ZUR (Atmel)IC AVR MCU 2.4GHZ XCEIVER 64QFN Datasheet资料下载
参数资料
| 型号： | ATMEGA128RFA1-ZUR |
| 厂商： | Atmel |
| 文件页数： | 249/386页 |
| 文件大小： | 0K |
| 描述： | IC AVR MCU 2.4GHZ XCEIVER 64QFN |
| 产品培训模块： | MCU Product Line Introduction megaAVR Introduction Introduction to ZigBee Low Power Wireless Networks |
| 标准包装： | 1 |
| 系列： | ATMEGA |
| 频率： | 2.4GHz |
| 数据传输率 - 最大： | 2Mbps |
| 调制或协议： | 802.15.4 Zigbee |
| 应用： | 通用 |
| 功率 - 输出： | 3.5dBm |
| 灵敏度： | -100dBm |
| 电源电压： | 1.8 V ~ 3.6 V |
| 电流 - 接收： | 12.5mA |
| 电流 - 传输： | 14.5mA |
| 数据接口： | PCB，表面贴装 |
| 存储容量： | 128kB 闪存，4kB EEPROM，16kB RAM |
| 天线连接器： | PCB，表面贴装 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 64-VFQFN 裸露焊盘 |
| 包装： | 带卷 (TR) |
| 其它名称： | ATMEGA128RFA1-ZURDKR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页当前第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页第369页第370页第371页第372页第373页第374页第375页第376页第377页第378页第379页第380页第381页第382页第383页第384页第385页第386页
ATmega128
on the TDO pin. The JTAG Instruction selects a particular Data Register as path between
TDI and TDO and controls the circuitry surrounding the selected Data Register.
?
?
?
Apply the TMS sequence 1, 1, 0 to re-enter the Run-Test/Idle state. The instruction is
latched onto the parallel output from the Shift Register path in the Update-IR state. The Exit-
IR, Pause-IR, and Exit2-IR states are only used for navigating the state machine.
At the TMS input, apply the sequence 1, 0, 0 at the rising edges of TCK to enter the Shift
Data Register – Shift-DR state. W hile in this state, upload the selected Data Register
(selected by the present JTAG instruction in the JTAG Instruction Register) from the TDI
input at the rising edge of TCK. In order to remain in the Shift-DR state, the TMS input must
be held low during input of all bits except the MSB. The MSB of the data is shifted in when
this state is left by setting TMS high. W hile the Data Register is shifted in from the TDI pin,
the parallel inputs to the Data Register captured in the Capture-DR state is shifted out on the
TDO pin.
Apply the TMS sequence 1, 1, 0 to re-enter the Run-Test/Idle state. If the selected Data
Register has a latched parallel-output, the latching takes place in the Update-DR state. The
Exit-DR, Pause-DR, and Exit2-DR states are only used for navigating the state machine.
As shown in the state diagram, the Run-Test/Idle state need not be entered between selecting
JTAG instruction and using Data Registers, and some JTAG instructions may select certain
functions to be performed in the Run-Test/Idle, making it unsuitable as an Idle state.
Note:
Independent of the initial state of the TAP Controller, the Test-Logic-Reset state can always be
entered by holding TMS high for 5 TCK clock periods.
For detailed information on the JTAG specification, refer to the literature listed in “Bibliography”
on page 251 .
Using the
Boundary-scan
Chain
Using the On-chip
A complete description of the Boundary-scan capabilities are given in the section “IEEE 1149.1
(JTAG) Boundary-scan” on page 252 .
As shown in Figure 120 , the hardware support for On-chip Debugging consists mainly of
Debug System
?
?
?
A scan chain on the interface between the internal AVR CPU and the internal peripheral
units
Break point unit
Communication interface between the CPU and JTAG system
All read or modify/write operations needed for implementing the Debugger are done by applying
AVR instructions via the internal AVR CPU Scan Chain. The CPU sends the result to an I/O
memory mapped location which is part of the communication interface between the CPU and the
JTAG system.
The Break point Unit implements Break on Change of Program Flow, Single Step Break, two
Program Memory Breakpoints, and two combined break points. Together, the four break points
can be configured as either:
?
?
?
?
?
4 single Program Memory break points
3 Single Program Memory break point + 1 single Data Memory break point
2 single Program Memory break points + 2 single Data Memory break points
2 single Program Memory break points + 1 Program Memory break point with mask (“range
break point”)
2 single Program Memory break points + 1 Data Memory break point with mask “range
break point”.
249
2467X–AVR–06/11
相关PDF资料 |
PDF描述 |
|---|---|
| ATMEGA64RZAPV-10AU | BUNDLE ATMEGA644P/AT86RF230 TQFP |
| ATP101-TL-H | MOSFET P-CH 30V 25A ATPAK |
| ATP102-TL-H | MOSFET P-CH 30V 40A ATPAK |
| ATP103-TL-H | MOSFET P-CH 30V 55A ATPAK |
| ATP104-TL-H | MOSFET P-CH 30V 75A ATPAK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATMEGA128RFA1-ZUR SL514 | 制造商:Atmel Corporation 功能描述: |
| ATMEGA128RFA1-ZUR00 | 制造商:Atmel Corporation 功能描述:2.4GHZ 802.15.4 128K SOC REVF 制造商:Atmel Corporation 功能描述:2.4GHZ 802.15.4 128K SOC REVF T&R - Bulk 制造商:Atmel from Components Direct 功能描述:ATMEL ATMEGA128RFA1-ZUR00 MICROCONTROLLERS (MCU) 制造商:Atmel 功能描述:Atmel ATMEGA128RFA1-ZUR00 Microcontrollers (MCU) 制造商:Atmel Corporation 功能描述:MCU AVR 2.4GHZ 128K FLASH 64VQFN 制造商:Atmel Corporation 功能描述:2.4GHZ 802.15.4 128K SOC Revision F 制造商:Atmel 功能描述:2.4GHZ 802.15.4 128K SOC REVF |
| ATMEGA128RFR2-ZF | 功能描述:IC RF TXRX+MCU 802.15.4 64-VFQFN 制造商:microchip technology 系列:- 包装:托盘 零件状态:在售 类型:TxRx + MCU 射频系列/标准:802.15.4 协议:Zigbee? 调制:DSSS， O-QPSK 频率:2.4GHz 数据速率（最大值）:2Mbps 功率 - 输出:3.5dBm 灵敏度:-100dBm 存储容量:128kB 闪存，4kB EEPROM，16kB SRAM 串行接口:I2C，JTAG，SPI，USART GPIO:35 电压 - 电源:1.8 V ~ 3.6 V 电流 - 接收:5mA ~ 12.5mA 电流 - 传输:8mA ~ 14.5mA 工作温度:-40°C ~ 125°C 封装/外壳:64-VFQFN 裸露焊盘 标准包装:260 |
| ATMEGA128RFR2-ZFR | |
| ATMEGA128RFR2-ZU | 制造商:Atmel Corporation 功能描述:2.4GHZ 802.15.4 128K SOC IND 85C - Bulk |
发布紧急采购，3分钟左右您将得到回复。