参数资料
型号: ATXMEGA256A3B-AUR
厂商: Atmel
文件页数: 156/287页
文件大小: 0K
描述: IC MCU 8BIT 256KB FLASH 64TQFP
标准包装: 1,000
系列: AVR® XMEGA
核心处理器: AVR
芯体尺寸: 8/16-位
速度: 32MHz
连通性: I²C,SPI,UART/USART
外围设备: 欠压检测/复位,DMA,POR,PWM,WDT
输入/输出数: 49
程序存储器容量: 256KB(128K x 16)
程序存储器类型: 闪存
EEPROM 大小: 4K x 8
RAM 容量: 16K x 8
电压 - 电源 (Vcc/Vdd): 1.6 V ~ 3.6 V
数据转换器: A/D 16x12b; D/A 2x12b
振荡器型: 内部
工作温度: -40°C ~ 85°C
封装/外壳: 64-TQFP
包装: 带卷 (TR)
配用: ATSTK600-RC14-ND - STK600 SOCKET/ADAPTER 64TQFP
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页当前第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页
2011 Microchip Technology Inc.
DS39932D-page 339
PIC18F46J11 FAMILY
20.2.2
EUSART ASYNCHRONOUS
RECEIVER
The receiver block diagram is displayed in Figure 20-6.
The data is received on the RXx pin and drives the data
recovery block. The data recovery block is actually a
high-speed shifter operating at x16 times the baud rate,
whereas the main receive serial shifter operates at the
bit rate or at FOSC. This mode would typically be used
in RS-232 systems.
20.2.2.1
Receiving Data
The receiver data recovery circuit initiates character
reception on the falling edge of the first bit. The first
bit, also known as the Start bit, is always a zero (after
accounting for RXDTP setting). Following the Start bit
will be the Least Significant bit of the data character
being received. As each bit is received, the value will
be sampled and shifted into the Receive Shift Register
(RSR). After all 8 or 9 data bits (user selectable option)
of the character have been shifted in, one final bit time
is measured and the level sampled. This is the Stop
bit, which should always be a ‘1’ (after accounting for
RXDTP setting). If the data recovery circuit samples a
‘0’ in the Stop bit position then a framing error (FERR)
is set for this character, otherwise the framing error is
cleared for this character.
Once all data bits of the character and the Stop bit has
been received, the data bits in the RSR will
immediately be transferred to a two character
First-In-First-Out (FIFO) memory. The FIFO buffering
allows reception of two complete characters before
software is required to service the EUSART receiver.
The RSR register is not directly accessible by
software. Firmware can read data from the FIFO by
reading the RCREGx register. Each firmware initiated
read from the RCREGx register will advance the FIFO
by one character, and will clear the receive interrupt
flag (RCxIF), if no additional data exists in the FIFO.
20.2.2.2
Receive Overrun Error
If the user firmware allows the FIFO to become full,
and a third character is received before the firmware
reads from RCREGx, a buffer overrun error condition
will occur. In this case, the hardware will block the
RSR contents (the third byte received) from being
copied into the receive FIFO, the character will be lost
and the OERR status bit in the RCSTAx register will
become set. If an OERR condition is allowed to occur,
firmware must clear the condition by clearing and then
resetting CREN, before additional characters can be
successfully received.
20.2.2.3
Setting Up Asynchronous Receive
To set up an Asynchronous Reception:
1.
Initialize the SPBRGHx:SPBRGx registers for
the appropriate baud rate. Set or clear the
BRGH and BRG16 bits, as required, to achieve
the desired baud rate.
2.
Enable the asynchronous serial port by clearing
bit, SYNC, and setting bit, SPEN.
3.
If interrupts are desired, set enable bit, RCxIE.
4.
If 9-bit reception is desired, set bit, RX9.
5.
Enable the reception by setting bit, CREN.
6.
Flag bit, RCxIF, will be set when reception is
complete and an interrupt will be generated if
enable bit, RCxIE, was set.
7.
Read the RCSTAx register to get the ninth bit (if
enabled) and determine if any error occurred
during reception.
8.
Read the 8-bit received data by reading the
RCREGx register.
9.
If any error occurred, clear the error by clearing
enable bit, CREN.
10. If using interrupts, ensure that the GIE and PEIE
bits in the INTCON register (INTCON<7:6>) are
set.
20.2.3
SETTING UP 9-BIT MODE WITH
ADDRESS DETECT
This mode would typically be used in RS-485 systems.
To set up an Asynchronous Reception with Address
Detect Enable:
1.
Initialize the SPBRGHx:SPBRGx registers for
the appropriate baud rate. Set or clear the
BRGH and BRG16 bits, as required, to achieve
the desired baud rate.
2.
Enable the asynchronous serial port by clearing
the SYNC bit and setting the SPEN bit.
3.
If interrupts are required, set the RCEN bit and
select the desired priority level with the RCxIP bit.
4.
Set the RX9 bit to enable 9-bit reception.
5.
Set the ADDEN bit to enable address detect.
6.
Enable reception by setting the CREN bit.
7.
The RCxIF bit will be set when reception is
complete. The interrupt will be Acknowledged if
the RCxIE and GIE bits are set.
8.
Read the RCSTAx register to determine if any
error occurred during reception, as well as read
bit 9 of data (if applicable).
9.
Read RCREGx to determine if the device is
being addressed.
Note:
If the receive FIFO is overrun, no addi-
tional characters will be received until the
overrun condition is cleared.
相关PDF资料
PDF描述
VE-B33-IX-F2 CONVERTER MOD DC/DC 24V 75W
VE-B33-IW-F4 CONVERTER MOD DC/DC 24V 100W
AS1753S-T IC SWITCH QUAD SPST 14-TSSOP
AS1752S-T IC SWITCH QUAD SPST 14-TSSOP
AS1751S-T IC SWITCH QUAD SPST 14-TSSOP
相关代理商/技术参数
参数描述
ATXMEGA256A3B-MH 功能描述:8位微控制器 -MCU 8/16 bit 1.6V-3.6V 256K+8K; Batt Backup RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT
ATXMEGA256A3B-MHR 功能描述:8位微控制器 -MCU 256KB FL 4KB EE 16K SRAM IND 1.6-3.6V RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT
ATXMEGA256A3B-MU 制造商:Atmel Corporation 功能描述:MCU 8-Bit/16-Bit XMEGA AVR RISC 256KB Flash 1.8V/2.5V/3.3V 64-Pin QFN EP
ATXMEGA256A3BU-AN 功能描述:AVR AVR? XMEGA? A3BU Microcontroller IC 8/16-Bit 32MHz 256KB (128K x 16) FLASH 制造商:atmel 系列:AVR? XMEGA? A3BU 包装:* 零件状态:有效 核心处理器:AVR 核心尺寸:8/16-位 速度:32MHz 连接性:I2C,IrDA,SPI,UART/USART,USB 外设:欠压检测/复位,DMA,POR,PWM,WDT I/O 数:47 程序存储容量:256KB(128K x 16) 程序存储器类型:闪存 EEPROM 容量:4K x 8 RAM 容量:16K x 8 电压 - 电源(Vcc/Vdd):1.6 V ~ 3.6 V 数据转换器:A/D 16x12b;D/A 2x12b 振荡器类型:内部 工作温度:-40°C ~ 105°C(TA) 封装/外壳:* 供应商器件封装:* 标准包装:160
ATXMEGA256A3BU-ANR 功能描述:AVR AVR? XMEGA? A3BU Microcontroller IC 8/16-Bit 32MHz 256KB (128K x 16) FLASH 制造商:atmel 系列:AVR? XMEGA? A3BU 包装:* 零件状态:有效 核心处理器:AVR 核心尺寸:8/16-位 速度:32MHz 连接性:I2C,IrDA,SPI,UART/USART,USB 外设:欠压检测/复位,DMA,POR,PWM,WDT I/O 数:47 程序存储容量:256KB(128K x 16) 程序存储器类型:闪存 EEPROM 容量:4K x 8 RAM 容量:16K x 8 电压 - 电源(Vcc/Vdd):1.6 V ~ 3.6 V 数据转换器:A/D 16x12b;D/A 2x12b 振荡器类型:内部 工作温度:-40°C ~ 105°C(TA) 封装/外壳:* 供应商器件封装:* 标准包装:2,000