- 您现在的位置：买卖IC网 > PDF目录11203 > ATXMEGA256A3B-AUR (Atmel)IC MCU 8BIT 256KB FLASH 64TQFP PDF资料下载
参数资料
| 型号： | ATXMEGA256A3B-AUR |
| 厂商： | Atmel |
| 文件页数： | 35/287页 |
| 文件大小： | 0K |
| 描述： | IC MCU 8BIT 256KB FLASH 64TQFP |
| 标准包装： | 1,000 |
| 系列： | AVR® XMEGA |
| 核心处理器： | AVR |
| 芯体尺寸： | 8/16-位 |
| 速度： | 32MHz |
| 连通性： | I²C，SPI，UART/USART |
| 外围设备： | 欠压检测/复位，DMA，POR，PWM，WDT |
| 输入/输出数： | 49 |
| 程序存储器容量： | 256KB（128K x 16） |
| 程序存储器类型： | 闪存 |
| EEPROM 大小： | 4K x 8 |
| RAM 容量： | 16K x 8 |
| 电压 - 电源 (Vcc/Vdd)： | 1.6 V ~ 3.6 V |
| 数据转换器： | A/D 16x12b; D/A 2x12b |
| 振荡器型： | 内部 |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 64-TQFP |
| 包装： | 带卷 (TR) |
| 配用： | ATSTK600-RC14-ND - STK600 SOCKET/ADAPTER 64TQFP |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页
13
XMEGA A [MANUAL]
8077I–AVR–11/2012
For a write operation, the low byte of the 16-bit register must be written before the high byte. The low byte is then written
into the temporary register. When the high byte of the 16-bit register is written, the temporary register is copied into the
low byte of the 16-bit register in the same clock cycle.
For a read operation, the low byte of the 16-bit register must be read before the high byte. When the low byte register is
read by the CPU, the high byte of the 16-bit register is copied into the temporary register in the same clock cycle as the
low byte is read. When the high byte is read, it is then read from the temporary register.
This ensures that the low and high bytes of 16-bit registers are always accessed simultaneously when reading or writing
the register.
Interrupts can corrupt the timed sequence if an interrupt is triggered and accesses the same 16-bit register during an
atomic 16-bit read/write operation. To prevent this, interrupts can be disabled when writing or reading 16-bit registers.
The temporary registers can also be read and written directly from user software.
3.11.1 Accessing 24- and 32-bit Registers
For 24- and 32-bit registers, the read and write access is done in the same way as described for 16-bit registers, except
there are two temporary registers for 24-bit registers and three for 32-bit registers. The least-significant byte must be
written first when doing a write, and read first when doing a read.
3.12
Configuration Change Protection
System critical I/O register settings are protected from accidental modification. The SPM instruction is protected from
accidental execution, and the LPM instruction is protected when reading the fuses and signature row. This is handled
globally by the configuration change protection (CCP) register. Changes to the protected I/O registers or bits, or
execution of protected instructions, are only possible after the CPU writes a signature to the CCP register. The different
signatures are described in the register description.
There are two modes of operation: one for protected I/O registers, and one for the protected instructions, SPM/LPM.
3.12.1 Sequence for write operation to protected I/O registers
1.
The application code writes the signature that enable change of protected I/O registers to the CCP register.
2.
Within four instruction cycles, the application code must write the appropriate data to the protected register. Most
protected registers also contain a write enable/change enable bit. This bit must be written to one in the same oper-
ation as the data are written. The protected change is immediately disabled if the CPU performs write operations to
the I/O register or data memory or if the SPM, LPM, or SLEEP instruction is executed.
3.12.2 Sequence for execution of protected SPM/LPM
1.
The application code writes the signature for the execution of protected SPM/LPM to the CCP register.
2.
Within four instruction cycles, the application code must execute the appropriate instruction. The protected change
is immediately disabled if the CPU performs write operations to the data memory or if the SLEEP instruction is
executed.
Once the correct signature is written by the CPU, interrupts will be ignored for the duration of the configuration change
enable period. Any interrupt request (including non-maskable interrupts) during the CCP period will set the
corresponding interrupt flag as normal, and the request is kept pending. After the CCP period is completed, any pending
interrupts are executed according to their level and priority. DMA requests are still handled, but do not influence the
protected configuration change enable period. A signature written by DMA is ignored.
3.13
Fuse Lock
For some system-critical features, it is possible to program a fuse to disable all changes to the associated I/O control
registers. If this is done, it will not be possible to change the registers from the user software, and the fuse can only be
reprogrammed using an external programmer. Details on this are described in the datasheet module where this feature is
available.
相关PDF资料 |
PDF描述 |
|---|---|
| VE-B33-IX-F2 | CONVERTER MOD DC/DC 24V 75W |
| VE-B33-IW-F4 | CONVERTER MOD DC/DC 24V 100W |
| AS1753S-T | IC SWITCH QUAD SPST 14-TSSOP |
| AS1752S-T | IC SWITCH QUAD SPST 14-TSSOP |
| AS1751S-T | IC SWITCH QUAD SPST 14-TSSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ATXMEGA256A3B-MH | 功能描述:8位微控制器 -MCU 8/16 bit 1.6V-3.6V 256K+8K; Batt Backup RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATXMEGA256A3B-MHR | 功能描述:8位微控制器 -MCU 256KB FL 4KB EE 16K SRAM IND 1.6-3.6V RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| ATXMEGA256A3B-MU | 制造商:Atmel Corporation 功能描述:MCU 8-Bit/16-Bit XMEGA AVR RISC 256KB Flash 1.8V/2.5V/3.3V 64-Pin QFN EP |
| ATXMEGA256A3BU-AN | 功能描述:AVR AVR? XMEGA? A3BU Microcontroller IC 8/16-Bit 32MHz 256KB (128K x 16) FLASH 制造商:atmel 系列:AVR? XMEGA? A3BU 包装:* 零件状态:有效 核心处理器:AVR 核心尺寸:8/16-位 速度:32MHz 连接性:I2C，IrDA，SPI，UART/USART，USB 外设:欠压检测/复位，DMA，POR，PWM，WDT I/O 数:47 程序存储容量:256KB（128K x 16） 程序存储器类型:闪存 EEPROM 容量:4K x 8 RAM 容量:16K x 8 电压 - 电源（Vcc/Vdd）:1.6 V ~ 3.6 V 数据转换器:A/D 16x12b；D/A 2x12b 振荡器类型:内部 工作温度:-40°C ~ 105°C（TA） 封装/外壳:* 供应商器件封装:* 标准包装:160 |
| ATXMEGA256A3BU-ANR | 功能描述:AVR AVR? XMEGA? A3BU Microcontroller IC 8/16-Bit 32MHz 256KB (128K x 16) FLASH 制造商:atmel 系列:AVR? XMEGA? A3BU 包装:* 零件状态:有效 核心处理器:AVR 核心尺寸:8/16-位 速度:32MHz 连接性:I2C，IrDA，SPI，UART/USART，USB 外设:欠压检测/复位，DMA，POR，PWM，WDT I/O 数:47 程序存储容量:256KB（128K x 16） 程序存储器类型:闪存 EEPROM 容量:4K x 8 RAM 容量:16K x 8 电压 - 电源（Vcc/Vdd）:1.6 V ~ 3.6 V 数据转换器:A/D 16x12b；D/A 2x12b 振荡器类型:内部 工作温度:-40°C ~ 105°C（TA） 封装/外壳:* 供应商器件封装:* 标准包装:2,000 |
发布紧急采购，3分钟左右您将得到回复。