参数资料
| 型号： | BR24L16-W |
| 厂商： | Rohm Semiconductor |
| 文件页数： | 23/41页 |
| 文件大小： | 0K |
| 描述： | IC EEPROM 16KBIT 400KHZ 8DIP |
| 标准包装： | 2,000 |
| 格式 - 存储器： | EEPROMs - 串行 |
| 存储器类型： | EEPROM |
| 存储容量： | 16K (2K x 8) |
| 速度： | 400kHz |
| 接口： | I²C，2 线串口 |
| 电源电压： | 1.8 V ~ 5.5 V |
| 工作温度： | -40°C ~ 85°C |
| 封装/外壳： | 8-DIP（0.300"，7.62mm） |
| 供应商设备封装： | 8-DIP |
| 包装： | 管件 |
| 产品目录页面： | 1379 (CN2011-ZH PDF) |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页当前第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页
BR24L □□ -W Series,BR24S □□□ -W Series
● Sync data input/output timing
Technical Note
SCL
tR
tF
tHIGH
SCL
tHD:STA
tSU:DAT
tLOW
tHD:DAT
tSU:STA
tHD:STA
tSU:STO
SDA
(入力)
(Input)
SDA
tBUF
tPD
tDH
(Output)
SDA
(出力)
○ Input read at the rise edge of SCL
○ Data output in sync with the fall of SCL
Fig.1-(a) Sync data input / output timing
SCL
SCL
DATA(1)
START BIT
Fig.1-(b) Start - stop bit timing
DATA(n)
STOP BIT
SDA D0
WRITE DATA(n)
ACK
t WR
SDA
D1
D0
ACK
ACK
STOP
START
ｔ WR
CONDITION
CONDITION
WP
tSU ： WP
スト プコンディ
Stop ッ condition ション
ｔ HD ： WP
SCL
Fig.1-(c) Write cycle timing
Fig.1-(d) WP timing at write execution
DATA(1)
DATA(n)
SDA
D1
D0
ACK
ACK
tHIGH:WP
tWR
WP
At write execution, in the area from the D0 taken clock rise of the first
DATA(1), to tWR, set WP= 'LOW'.
By setting WP "HIGH" in the area, write can be cancelled.
When it is set WP = 'HIGH' during tWR, write is forcibly ended, and data
of address under access is not guaranteed, therefore write it once again.
Fig.1-(e) WP timing at write cancel
● Block diagram
*2
A0
1
8Kbit ～ 256Kbit
EEPROM array
8
Vcc
*1
10bit
11bi t
12bit
13bit
14bit
15bit
8bit
*2
A1
2
Adddress
decoder
*1
10bit
11bit
12bit
13bit
14bit
Slave - word
address register
Data
register
7
WP
15bit
START
STOP
*2
A2
3
Control circuit
6
SCL
ACK
GND
4
High voltage
generating circuit
Power source
voltage detection
5
SDA
＊
1
10bit: BR24S08-W
＊
2
A0, A1= Don’t use: BR24S08-W
11bit: BR24S16-W
A0, A1, A2= Don’t use: BR24S16-W
12bit: BR24S32-W
13bit: BR24S64-W
14bit: BR24S128-W
15bit: BR24S256-W
Fig.2 Block diagram
www.rohm.com
? 2009 ROHM Co., Ltd. All rights reserved.
23/40
2009.09 - Rev.D
相关PDF资料 |
PDF描述 |
|---|---|
| AGLN250V2-VQ100I | IC FPGA NANO 1KB 250K 100VQFP |
| AGLN250V2-ZVQ100I | IC FPGA NANO 1KB 250K 100VQFP |
| EP1K10QC208-1N | IC ACEX 1K FPGA 10K 208-PQFP |
| EP1K10QC208-1 | IC ACEX 1K FPGA 10K 208-PQFP |
| BR25S256FJ-WE2 | IC EEPROM SPI 256KB 20MHZ 8-SOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| BR24L256FJ-WE2 | 制造商:ROHM 制造商全称:Rohm 功能描述:High Reliability Series EEPROMs I2C BUS |
| BR24L256FJ-WTR | 制造商:ROHM 制造商全称:Rohm 功能描述:High Reliability Series EEPROMs I2C BUS |
| BR24L256FVJ-WE2 | 制造商:ROHM 制造商全称:Rohm 功能描述:High Reliability Series EEPROMs I2C BUS |
| BR24L256FVJ-WTR | 制造商:ROHM 制造商全称:Rohm 功能描述:High Reliability Series EEPROMs I2C BUS |
| BR24L256FVM-WE2 | 制造商:ROHM 制造商全称:Rohm 功能描述:High Reliability Series EEPROMs I2C BUS |
发布紧急采购，3分钟左右您将得到回复。