- 您现在的位置：买卖IC网 > PDF目录236589 > BU-65743F3-210 (DATA DEVICE CORP) 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 PDF资料下载
参数资料
| 型号： | BU-65743F3-210 |
| 厂商： | DATA DEVICE CORP |
| 元件分类： | 微控制器/微处理器 |
| 英文描述： | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| 封装： | 0.880 INCH, CERAMIC, QFP-80 |
| 文件页数： | 41/75页 |
| 文件大小： | 532K |
| 代理商： | BU-65743F3-210 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页当前第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页
46
Data Device Corporation
www.ddc-web.com
BU-65743/65843/65863/65864
D-06/04-0
FIGURE 16. PCI READ OF ACE MEMORY/REGISTER
1 2 3 4 5 6 7 8 9 1011121314151617181920212223242526272829
PCI memory read from ACE registers/memory with no DRR pending & FIFO empty
produces Retry & enques DRR. Master should attempt read as soon as possible
(preferably within 33 clocks). 3rd read produces disconnect with data, DRR complete
A
DAT
6h
0ns
250ns
500ns
750ns
I
PCICLK
IO
AD[31:0]
I
C/BE[3:0]#
I
FRAME#
I
IRDY#
O
TRDY#
O
STOP#
O
DEVSEL#
ACE MEMORY
(BAR0), DOUBLE
WORD
TYPE OF READ
TABLE 63. MIN/MAX DELAYED READ FORMULAS
ACE MEMORY
(BAR0), SINGLE
WORD OR ACE
REGISTER
(BAR1, DOUBLE
WORD OR
LOWER WORD
No CBEN#
ASSERTED OR
ACE REGISTER
(BAR1) UPPER
WORD
13 x PCI_CLK PERIOD
+ 11 x ACE_CLK
PERIOD
MIN TIME FORMULA
8 x PCI_CLK PERIOD
+ 5 x ACE_CLK
PERIOD
3 x PCI_CLK PERIOD
MAX TIME FORMULA
16 x PCI_CLK PERIOD
+ 14 x ACE_CLK
PERIOD
10 x PCI_CLK PERIOD
+ 6 x ACE_CLK PERIOD
3 x PCI_CLK PERIOD
The third case returns all zeroes and is shown only for com-
pleteness.
The following examples have the same conditions: PCI clock =
33MHz, ACE clock = 16MHz, no ACE contention.
Single word read
Min time = 8 x 30 nS + 5 x 62.5 nS = 552.5 nS
Max time = 10 x 30nS + 6 x 62.5 nS = 675 nS
Double word read
Min time = 13 x 30 nS + 11 x 62.5 nS = 1077.5 nS
Max time = 16 x 30nS + 14 x 62.5 nS = 1167.5 nS
In addition, the following amount of ACE clocks should be added
for maximum time if the ACE is active.
ENHANCED CPU ACCESS ENABLED,
SINGLE WORD XFER
ACE OPERATING MODE
TABLE 64. ADDITIONAL DRR DELAY FOR
CONTESTED ACE RAM ACCESS
MAXIMUM ADDITIONAL
ACE CLOCKS
3
ENHANCED CPU ACCESS ENABLED,
DOUBLE WORD XFER
6
ENHANCED CPU ACCESS DISABLED,
SINGLE WORD XFER
67
ENHANCED CPU ACCESS DISABLED,
DOUBLE WORD XFER
74
THE ENHANCED CPU ACCESS IC CONTROLLED BY BIT 14 OF CON-
FIGURATION REGISTER #6
相关PDF资料 |
PDF描述 |
|---|---|
| BU-65843F3-320 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| BU-65864B3-E02 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, PBGA324 |
| BU-61559D1-540Q | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
| BU-61559D1-550S | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
| BU-61559D1-680 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| BU6574FV | 制造商:ROHM 制造商全称:Rohm 功能描述:Silicon monolithic integrated circuit |
| BU6574FV-E2 | 功能描述:IC ANALOG FRONT END SSOP20 RoHS:是 类别:集成电路 (IC) >> 数据采集 - 模拟前端 (AFE) 系列:- 产品培训模块:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 标准包装:2,500 系列:- 位数:- 通道数:2 功率（瓦特）:- 电压 - 电源，模拟:3 V ~ 3.6 V 电压 - 电源，数字:3 V ~ 3.6 V 封装/外壳:32-VFQFN 裸露焊盘 供应商设备封装:32-QFN（5x5） 包装:带卷 (TR) |
| BU6577FV | 制造商:ROHM 制造商全称:Rohm 功能描述:Silicon monolithic integrated circuit |
| BU6577FV-E2 | 制造商:ROHM Semiconductor 功能描述:ANALOG FRONT END - Tape and Reel |
| BU6581KV | 制造商:未知厂家 制造商全称:未知厂家 功能描述:コミュニケーションLSI |
发布紧急采购，3分钟左右您将得到回复。