- 您现在的位置：买卖IC网 > PDF目录17089 > C8051F410-TB (Silicon Laboratories Inc)BOARD PROTOTYPING W/C8051F410 PDF资料下载
参数资料
| 型号： | C8051F410-TB |
| 厂商： | Silicon Laboratories Inc |
| 文件页数： | 223/270页 |
| 文件大小： | 0K |
| 描述： | BOARD PROTOTYPING W/C8051F410 |
| 标准包装： | 1 |
| 类型： | MCU |
| 适用于相关产品： | C8051F410 |
| 所含物品： | 板 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页当前第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页
C8051F410/1/2/3
56
Rev. 1.1
5.3.4. Burst Mode
Burst Mode is a power saving feature that allows ADC0 to remain in a low power state between conver-
sions. When Burst Mode is enabled, ADC0 wakes from a low power state, accumulates 1, 4, 8, or 16 sam-
ples using an internal Burst Mode clock (approximately 25 MHz), then re-enters a low power state. Since
the Burst Mode clock is independent of the system clock, ADC0 can perform multiple conversions then
enter a low power state within a single system clock cycle, even if the system clock is slow (e.g.
32.768 kHz), or suspended.
Burst Mode is enabled by setting BURSTEN to logic 1. When in Burst Mode, AD0EN controls the ADC0
idle power state (i.e. the state ADC0 enters when not tracking or performing conversions). If AD0EN is set
to logic 0, ADC0 is powered down after each burst. If AD0EN is set to logic 1, ADC0 remains enabled after
each burst. On each convert start signal, ADC0 is awakened from its Idle Power State. If ADC0 is powered
down, it will automatically power up and wait the programmable Power-Up Time controlled by the
AD0PWR bits. Otherwise, ADC0 will start tracking and converting immediately. Figure 5.5 shows an exam-
ple of Burst Mode Operation with a slow system clock and a repeat count of 4.
Important Note: When Burst Mode is enabled, only Post-Tracking and Dual-Tracking modes can be used.
When Burst Mode is enabled, a single convert start will initiate a number of conversions equal to the repeat
count. When Burst Mode is disabled, a convert start is required to initiate each conversion. In both modes,
the ADC0 End of Conversion Interrupt Flag (AD0INT) will be set after “repeat count” conversions have
been accumulated. Similarly, the Window Comparator will not compare the result to the greater-than and
less-than registers until “repeat count” conversions have been accumulated.
Note: When using Burst Mode, care must be taken to issue a convert start signal no faster than once every
four SYSCLK periods. This includes external convert start signals.
C on v ert S tart
P o st-T ra ckin g
A D 0T M = 01
AD 0 E N = 0
Po w e re d
Do wn
Po w e re d
Do wn
S y s tem C loc k
T
C
P o we r-Up
a nd Idle
T
C
T
C
T
C
P o we r-Up
a nd Idle
T
C..
D u a l-T ra c k in g
A D 0T M = 11
AD 0 E N = 0
Po w e re d
Do wn
Po w e re d
Do wn
T
C
P o we r-Up
and T rac k
T
C
T
C
T
C
P o we r-Up
and T rac k
T
C..
AD 0 PW R
P o st-T ra ckin g
A D 0T M = 01
AD 0 E N = 1
Id le
T
C
T
C
T
C
T
C
T
C..
D u a l-T ra c k in g
A D 0T M = 11
AD 0 E N = 1
Tra c k
T
C
T
C
T
C
T
C
T
C..
T
C
T
C
T
C
T
C
T = T ra ckin g
C = Co n v e rtin g
Figure 5.5. 12-Bit ADC Burst Mode Example with Repeat Count Set to 4
相关PDF资料 |
PDF描述 |
|---|---|
| EBC25DRYS | CONN EDGECARD 50POS DIP .100 SLD |
| SDR-80-89 | SCOTCH CODE REFILL # 80-89 |
| ECC19DREH-S13 | CONN EDGECARD 38POS .100 EXTEND |
| SDR-U | SCOTCH CODE REFILL U |
| DM163022 | BOARD DEMO PICDEM-2 PLUS |
相关代理商/技术参数 |
参数描述 |
|---|---|
| C8051F410-TB-K | 功能描述:BOARD PROTOTYPING W/C8051F410 制造商:silicon labs 系列:- 零件状态:在售 板类型:评估平台 类型:MCU 8-位 核心处理器:8051 操作系统:- 平台:- 配套使用产品/相关产品:C8051F41x 安装类型:固定 内容:板 标准包装:1 |
| C8051F411 | 制造商:SILABS 制造商全称:SILABS 功能描述:2.0 V, 32/16 kB Flash, smaRTClock, 12-bit ADC |
| C8051F411EK | 功能描述:开发板和工具包 - 8051 EVAL KIT FOR C8051F411 RoHS:否 制造商:Silicon Labs 产品:Development Kits 工具用于评估:C8051F960, Si7005 核心: 接口类型:USB 工作电源电压: |
| C8051F411-GM | 功能描述:8位微控制器 -MCU 50 MIPS 32KB 12ADC RTCLOCK 28 PIN MCU RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
| C8051F411-GMR | 功能描述:8位微控制器 -MCU 50 MIPS 32KB 12ADC RTCLOCK 28 PIN MCU RoHS:否 制造商:Silicon Labs 核心:8051 处理器系列:C8051F39x 数据总线宽度:8 bit 最大时钟频率:50 MHz 程序存储器大小:16 KB 数据 RAM 大小:1 KB 片上 ADC:Yes 工作电源电压:1.8 V to 3.6 V 工作温度范围:- 40 C to + 105 C 封装 / 箱体:QFN-20 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。