参数资料
| 型号： | CDB5467U |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 29/46页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR CS5467 ADC |
| 标准包装： | 1 |
| 主要目的： | 电源管理，电度表/功率表 |
| 嵌入式： | 是，MCU，8 位 |
| 已用 IC / 零件： | CS5467 |
| 主要属性： | 电能表 |
| 次要属性： | 图形用户接口，SPI? 和 USB 接口 |
| 已供物品： | 板，线缆，软件 |
| 产品目录页面： | 754 (CN2011-ZH PDF) |
| 相关产品： | CS5467-ISZR-ND - IC ENERGY METERING 1PHASE 28SSOP 598-1197-5-ND - IC ENERGY METERING 1PHASE 28SSOP |
| 其它名称： | 598-1555 CDB-5467U |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页当前第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
CS5467
8. REGISTER DESCRIPTIONS
1. “Default” = bit states after power-on or reset
2. DO NOT write a “1” to any unpublished register bit.
3. DO NOT write to any unpublished register address.
8.1 Page Register
8.1.1 Page – Address: 31, Write-only, can be written from ANY page.
MSB
LSB
2
2 6
2
5
2
4
2
3
2
2
1
2 0
Default = 0
Register Read and Write commands contain only 5 address bits. But the internal address bus of the CS5467
is 12 bits wide. Therefore, registers are organized into “Pages”. There are 128 pages of 32 registers each.
The Page register provides the 7 high-order address bits and selects one of the 128 register pages. Not all
pages are used,
Page is a write-only integer containing 7 bits.
8.2 Page 0 Registers
8.2.1 Configuration (Config) – Address: 0
23
PC7
15
EWA
7
-
22
PC6
14
-
6
-
21
PC5
13
-
5
-
20
PC4
12
IMODE
4
iCPU
19
PC3
11
IINV
3
K3
18
PC2
10
-
2
K2
17
PC1
9
-
1
K1
16
PC0
8
-
0
K0
Default = 1 (K=1)
PC[7:0]
EWA
IMODE, IINV
iCPU
K[3:0]
DS714F3
Phase compensation for channel 1. Sets a delay in voltage, relative to current. Phase is
signed and in the range of -1.0 ? value ? 1.0 sample (OWR) intervals.
Allows the E1 and E2 pins to be configured as open-drain outputs.
0 = Normal Outputs
1 = Open-drain Outputs
Interrupt configuration. Selects INT pin behavior.
00 = Low Logic Level When Asserted
01 = High Logic Level When Asserted
10 = Low-going Pulse on New Interrupt
11 = High-going Pulse on New Interrupt
Inverts the CPUCLK output.
0 = Default
1 = Invert CPUCLK.
Clock divider. Divides MCLK by K to generate internal clock DCLK. (DCLK = MCLK/K). K
is unsigned and in the range of 1 to 16. When zero, K = 16. At reset, K = 1.
29
相关PDF资料 |
PDF描述 |
|---|---|
| CDB5560-2 | DEV BOARD FOR CS5560 W/SE INPUT |
| CDB5571-2 | DEV BOARD FOR CS5571 W/SE INPUT |
| CDB8422 | BOARD EVAL FOR CS8422 RCVR |
| CDB8952T | BOARD EVAL FOR CS8952 |
| CDCE906-706PERFEVM | EVAL MOD PERFORMANCE CDCE906/706 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CDB5471 | 制造商:Cirrus Logic 功能描述:Tools Development kit Kit Con |
| CDB5480U-Z | 功能描述:电源管理IC开发工具 CS5480 Eval Board RoHS:否 制造商:Maxim Integrated 产品:Evaluation Kits 类型:Battery Management 工具用于评估:MAX17710GB 输入电压: 输出电压:1.8 V |
| CDB5484U-Z | 功能描述:电源管理IC开发工具 CS5484 Eval Board RoHS:否 制造商:Maxim Integrated 产品:Evaluation Kits 类型:Battery Management 工具用于评估:MAX17710GB 输入电压: 输出电压:1.8 V |
| CDB5490U-Z | 功能描述:电源管理IC开发工具 CS5490 Eval Board RoHS:否 制造商:Maxim Integrated 产品:Evaluation Kits 类型:Battery Management 工具用于评估:MAX17710GB 输入电压: 输出电压:1.8 V |
| CDB5501 | 制造商:Cirrus Logic 功能描述:EVAL BOARD FOR CS5501 - Bulk |
发布紧急采购，3分钟左右您将得到回复。