- 您现在的位置：买卖IC网 > PDF目录20640 > CS5463-ISZ (Cirrus Logic Inc)IC ENERGY METERING 1PHASE 24SSOP PDF资料下载
参数资料
| 型号： | CS5463-ISZ |
| 厂商： | Cirrus Logic Inc |
| 文件页数： | 26/46页 |
| 文件大小： | 0K |
| 描述： | IC ENERGY METERING 1PHASE 24SSOP |
| 特色产品： | CS546X IC Family |
| 标准包装： | 59 |
| 输入阻抗： | 30 千欧 |
| 测量误差： | 0.1% |
| 电压 - 高输入/输出： | 0.8V |
| 电压 - 低输入/输出： | 0.2V |
| 电流 - 电源： | 2.9mA |
| 电源电压： | 4.75 V ~ 5.25 V |
| 测量仪表类型： | 单相 |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 24-SSOP（0.209"，5.30mm 宽） |
| 供应商设备封装： | 24-SSOP |
| 包装： | 管件 |
| 产品目录页面： | 754 (CN2011-ZH PDF) |
| 配用： | 598-1553-ND - BOARD EVAL & SOFTWARE CS5463 ADC |
| 其它名称： | 598-1096-5 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页当前第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页
CS5463
6. REGISTER DESCRIPTION
1.
2.
“Default” = bit status after power-on or reset
Any bit not labeled is Reserved. A zero should always be used when writing to one of these bits.
6.1 Page 0 Registers
6.1.1 Configuration Register ( Config )
Address: 0
23
PC6
15
EWA
7
-
22
PC5
14
-
6
-
21
PC4
13
-
5
-
20
PC3
12
IMODE
4
iCPU
19
PC2
11
IINV
3
K3
18
PC1
10
-
2
K2
17
PC0
9
-
1
K1
16
Igain
8
-
0
K0
Default = 0x000001
26
PC[6:0]
I gain
EWA
IMODE, IINV
iCPU
K[3:0]
Phase compensation. A 2’s complement number which sets a delay in the voltage channel rel-
ative to the current channel. Default setting is 0000000 = 0.0215 degree phase delay at 60 Hz
(when MCLK = 4.096 MHz). See Section 7.2 Phase Compensation on page 39 for more infor-
mation.
Sets the gain of the current PGA.
0 = Gain is 10 (default)
1 = Gain is 50
Allows the E1 and E2 pins to be configured as open-collector output pins.
0 = Normal outputs (default)
1 = Only the pull-down device of the E1 and E2 pins are active
Interrupt configuration bits. Select the desired pin behavior for indication of an interrupt.
00 = Active-low level (default)
01 = Active-high level
10 = High-to-low pulse
11 = Low-to-high pulse
Inverts the CPUCLK clock. In order to reduce the level of noise present when analog signals
are sampled, the logic driven by CPUCLK should not be active during the sample edge.
0 = Normal operation (default)
1 = Minimize noise when CPUCLK is driving rising edge logic
Clock divider. A 4-bit binary number used to divide the value of MCLK to generate the internal
clock DCLK. The internal clock frequency is DCLK = MCLK/K. The value of K can range be-
tween 1 and 16. Note that a value of “0000” will set K to 16 (not zero). K = 1 at reset.
DS678F3
相关PDF资料 |
PDF描述 |
|---|---|
| RGM40DTAD-S189 | CONN EDGECARD 80POS R/A .156 SLD |
| TTN0.38SV100 | THERMASHIELD TUBE 3/8" SLV 100' |
| ADE7751ARSZ | IC ENERGY METERING 1PHASE 24SSOP |
| RCC07DRYI-S13 | CONN EDGECARD 14POS .100 EXTEND |
| MURHB840CTT4G | DIODE ULTRA FAST 400V 4A D2PAK |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CS5463-ISZ/D | 制造商:Cirrus Logic 功能描述: |
| CS5463-ISZR | 功能描述:电流和电力监控器、调节器 IC Single Phase PWR/Energy RoHS:否 制造商:STMicroelectronics 产品:Current Regulators 电源电压-最大:48 V 电源电压-最小:5.5 V 工作温度范围:- 40 C to + 150 C 安装风格:SMD/SMT 封装 / 箱体:HPSO-8 封装:Reel |
| CS5463-ISZR/E2 | 制造商:Cirrus Logic 功能描述: |
| CS5464 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:Three-channel, Single-phase Power/Energy IC |
| CS5464_07 | 制造商:CIRRUS 制造商全称:Cirrus Logic 功能描述:Three-channel, Single-phase Power/Energy IC |
发布紧急采购，3分钟左右您将得到回复。