- 您现在的位置：买卖IC网 > PDF目录380137 > CY39200V256-233MBC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF资料下载
参数资料
| 型号： | CY39200V256-233MBC |
| 厂商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件页数： | 46/86页 |
| 文件大小： | 1235K |
| 代理商： | CY39200V256-233MBC |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页当前第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 46 of 86
Table 9. Mode Select (MSEL) Pin Connectivity Table
Table 10. I/O Banks for Global Clock and Global Control
Pins (in all densities and packages)
Reconfig
TCLK
TDI
TDO
TMS
V
CC
V
CCIO0
V
CCIO1
V
CCIO2
V
CCIO3
V
CCIO4
V
CCIO5
V
CCIO6
V
CCIO7
V
CCJTAG
V
CCCNFG
V
CCPLL[18]
V
CCPRG
Config_Done
CCLK
CCE
Data
Reset
Input
Input
Input
Output
Input
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Output
Output
Output
Input
Output
Pin to start configuration of Delta39K
JTAG Test Clock
JTAG Test Data In
JTAG Test Data Out
JTAG Test Mode Select
Operating Voltage
V
CC
for I/O bank 0
V
CC
for I/O bank 1
V
CC
for I/O bank 2
V
CC
for I/O bank 3
V
CC
for I/O bank 4
V
CC
for I/O bank 5
V
CC
for I/O bank 6
V
CC
for I/O bank 7
V
CC
for JTAG pins
V
CC
for Configuration port
V
CC
for PLL
V
CC
for programming the Self-Boot solution embedded boot PROM
Flag indicating that configuration is complete
Configuration Clock for serial interface with the external boot PROM
Chip select for the external boot PROM (active low)
Pin to receive configuration data from the external boot PROM
Reset signal to interface with the external boot PROM
Table 8. Pin Definition Table
Pin Name
Function
Description
GND
V
CCCNFG
Delta39K - Self-Boot Solution
Delta39K - with external boot PROM
GCLK[0]
GCTL[0]
0
GCLK[1]
GCTL[1]
5
GCLK[2]
GCTL[2]
6
GCLK[3]
GCTL[3]
7
Bank
Number
Table 11. 208 EQFP/PQFP Pin Table
Pin
1
2
3
4
5
6
7
8
9
10
11
CY39030
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39050
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39100
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39165
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39200
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
Note:
18. The PLL is available in Delta39K ‘V’ devices (2.5V/3.3V) and not in Delta39K ‘Z’ devices (1.8V). In Delta39K ‘Z’ devices, connect V
CCPLL
to V
CC
.
相关PDF资料 |
PDF描述 |
|---|---|
| CY39200V256-233MBI | CPLDs at FPGA Densities |
| CY39200V256-233NC | CPLDs at FPGA Densities |
| CY39200V256-233NI | CPLDs at FPGA Densities |
| CY39200V256-233NTI | CPLDs at FPGA Densities |
| CY39200V256-83BBC | CPLDs at FPGA Densities |
相关代理商/技术参数 |
参数描述 |
|---|---|
| CY39200V256-233MGC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-233MGI | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V256-233NTC | 制造商:CYPRESS 制造商全称:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39200V388-125MGC | 功能描述:IC CPLD 200K GATE 388-BGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - CPLD（复杂可编程逻辑器件） 系列:Delta 39K™ ISR™ 标准包装:40 系列:ispMACH® 4000C 可编程类型:系统内可编程 最大延迟时间 tpd(1):5.0ns 电压电源 - 内部:1.65 V ~ 1.95 V 逻辑元件/逻辑块数目:32 宏单元数:512 门数:- 输入/输出数:128 工作温度:-40°C ~ 105°C 安装类型:表面贴装 封装/外壳:176-LQFP 供应商设备封装:176-TQFP（24x24） 包装:托盘 |
| CY39200V388-181MGC | 制造商:Cypress Semiconductor 功能描述: |
发布紧急采购，3分钟左右您将得到回复。