DS26324GNA2+ (Maxim) PDF资料下载 Datasheet(75/120 页)

您好，
买卖IC网欢迎您。
请登录
免费注册

您现在的位置：买卖IC网 > PDF目录1915 > DS26324GNA2+ (Maxim Integrated Products)IC INTERFACE LINE 16CH 256-CSBGA PDF资料下载

参数资料

型号：	DS26324GNA2+
厂商：	Maxim Integrated Products
文件页数：	75/120页
文件大小：	0K
描述：	IC INTERFACE LINE 16CH 256-CSBGA
产品培训模块：	Lead (SnPb) Finish for COTS Obsolescence Mitigation Program
标准包装：	40
类型：	线路接口装置（LIU）
驱动器/接收器数：	16/16
规程：	LIN
电源电压：	3.135 V ~ 3.465 V
安装类型：	表面贴装
封装/外壳：	256-LBGA，CSBGA
供应商设备封装：	256-CSBGA（17x17）
包装：	托盘

第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页当前第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页

DS26324 3.3V, 16-Channel, E1/T1/J1 Short-Haul Line Interface Unit

58 of 120

TST

Template Select Transmitter

10h

Bit #

Name

JABWS1

JABWS0

RHPMC

—

TST2

TST1

TST0

Default

Bits 7 and 6: Jitter Attenuator Bandwidth Selection [1:0] (JABWS[1:0]). In E1 mode, JABWS[1:0] is used to

control the bandwidth of the jitter attenuator according to the following table:

JABWS

BANDWIDTH (Hz)

0.625

1.25

2.5

Bit 5: Receive Hitless Protection Mode Control (RHPMC). When this bit is set, the receive impedance match

on/off selection will be controlled by the OE pin. If OE is high, receive impedance match is on. If OE is low, receive

impedance match is off (Internal impedance to RTIP and RRING is high impedance). When this bit is reset, the

RIMPON register bit will control receive impedance match.

Bits 2 to 0: TST Template Select Transceiver [2:0] (TST[2:0]). TST[2:0] is used to select the transceiver that the

Transmit Template Select Register (0x11) will configure for LIUs 1–8. See Table 6-11.

30h