参数资料
| 型号： | DS3170+ |
| 厂商： | Maxim Integrated Products |
| 文件页数： | 35/230页 |
| 文件大小： | 0K |
| 描述： | IC TXRX DS3/E3 100-CSBGA |
| 产品培训模块： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 标准包装： | 640 |
| 功能： | 单芯片收发器 |
| 接口： | DS3，E3 |
| 电路数： | 1 |
| 电源电压： | 3.135 V ~ 3.465 V |
| 电流 - 电源： | 120mA |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 100-LBGA，CSBGA |
| 供应商设备封装： | 100-CSBGA（11x11） |
| 包装： | 托盘 |
| 包括： | DS3 调帧器，E3 调帧器，HDLC 控制器，芯片内 BERT |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页当前第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页
DS3170 DS3/E3 Single-Chip Transceiver
13 of 230
4 FEATURE DETAILS
The following sections describe the features provided by the DS3170 SCT.
4.1
Global Features
Supports the following transmission formats:
C-Bit DS3
M23 DS3
G.751 E3
G.832 E3
All controls and status fields are software accessible over either an 8/16-bit microprocessor port or a slave
serial bus communication port up to 10 Mbps (SPI)
On-chip clock rate adapter incorporates two separate internal PLLs to generate the necessary DS3 or E3 clock
used internally from an input clock reference (DS3, E3, 51.84 MHz, 77.76 MHz, or 19.44 MHz)
Optional transmit loop timed clock mode using the receive clock
Optional transmit clock mode using references generated by the internal Clock Rate Adapter (CLAD)
Clock, data and control signals can be inverted to allow a glueless interface to other devices
Detection of loss of transmit clock and loss of receive clock
Supports gapped 52 MHz clock rates for signals embedded in SONET/SDH
Jitter attenuator can be placed in either transmit or receive path when the LIU is enabled.
Automatic one-second, external or manual update of performance monitoring counters
Framing and line code error insertion available
4.2
Receive DS3/E3 LIU Features
Performs equalization, gain control, and clock and data recovery for incoming DS3 and E3 signals
AGC/Equalizer block handles from 0 dB to 15 dB of cable loss
Interfaces directly to a DSX-3 monitor signal (20 dB flat loss) using built-in pre-amp
Digital and analog Loss of Signal (LOS) detectors (ANSI T1.231 and ITU G.775)
Loss-of-lock status indication for internal phase-locked loop
4.3
Jitter Attenuator Features
Fully integrated, requires no external components
Standards-compliant jitter attenuation/jitter transfer
Can be inserted into the receive path or the transmit path
16-bit buffer depth
4.4
Receive DS3/E3 Framer Features
B3ZS/HDB3 decoding
Frame synchronization for M23 and C-bit Parity DS3, G.751 E3 and G.832 E3
Detection of RAI, AIS, DS3 idle signal, loss of signal (LOS), severely errored framing event (SEFE), change of
frame alignment (COFA), receipt of B3ZS/HDB3 codewords, DS3 application ID bit, DS3 M23/C-bit format
mismatch, G.751 national bit, and G.832 RDI (FERF), payload type, and timing marker bits
Detection and accumulation of bipolar violations (BPV), code violations (CV), excessive zeroes occurrences
(EXZ), F-bit errors, M-bit errors, FAS errors, LOF occurrences, P-bit parity errors, CP-bit parity errors, BIP-8
errors, and far end block errors (FEBE)
Manual or automatic one-second update of performance monitoring counters
The E3 national bit (Sn) is forwarded to a status register bit, the HDLC controller or the FEAC controller
HDLC controller with 256 byte FIFO for DS3 path maintenance data link (PMDL), G.751 national bit, or G.832
NR or GC channels
FEAC controller with four-codeword FIFO for DS3 FEAC channel
16-byte Trail Trace Buffer compares and stores G.832 trail access point identifier
DS3 M23 C-bits configurable as payload or overhead, stored in registers for software inspection
Most framing overhead fields presented on the receive overhead port
Framer pass-through mode for clear-channel applications and externally defined frame formats
相关PDF资料 |
PDF描述 |
|---|---|
| DS3172N+ | IC TXRX DS3/E3 DUAL 400-BGA |
| DS3181N+ | IC ATM/PACKET PHY W/LIU 400PBGA |
| DS32512N+ | IC LIU DS3/E3/STS-1 12P 484-BGA |
| DS3254N+ | IC LIU DS3/E3/STS-1 144-CSBGA |
| DS33M33N+ | IC MAPPER ETHERNET 256CSBGA |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DS3170_11 | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:DS3/E3 Single-Chip Transceiver Single-Chip Transceiver for DS3 and E3 |
| DS3170+ | 功能描述:网络控制器与处理器 IC DS3/E3 Single-Chip Transceiver RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流（最大值）:595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray |
| DS3170DK | 功能描述:网络开发工具 DS3170 Dev Kit RoHS:否 制造商:Rabbit Semiconductor 产品:Development Kits 类型:Ethernet to Wi-Fi Bridges 工具用于评估:RCM6600W 数据速率:20 Mbps, 40 Mbps 接口类型:802.11 b/g, Ethernet 工作电源电压:3.3 V |
| DS3170L | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:DS3/E3 Single-Chip Transceiver |
| DS3170LN | 制造商:MAXIM 制造商全称:Maxim Integrated Products 功能描述:DS3/E3 Single-Chip Transceiver |
发布紧急采购，3分钟左右您将得到回复。