参数资料
型号: DS33R41+
厂商: Maxim Integrated Products
文件页数: 179/335页
文件大小: 0K
描述: IC TXRX ETHERNET MAP 400-BGA
产品培训模块: Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
标准包装: 1
类型: 收发器
驱动器/接收器数: 4/4
规程: T1/E1/J1
电源电压: 3.14 V ~ 3.47 V
安装类型: 表面贴装
封装/外壳: 400-BBGA
供应商设备封装: 400-PBGA(27x27)
包装: 托盘
产品目录页面: 1429 (CN2011-ZH PDF)
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页当前第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页
DS33R41 Inverse-Multiplexing Ethernet Mapper with Quad Integrated T1/E1/J1 Transceivers
26 of 335
NAME
PIN
TYPE
FUNCTION
TRING4
W9, Y9
O
Transmit Analog Ring Output for Transceiver 4.
Analog line-driver
outputs. Two connections are provided to improve signal quality. These
pins connect via a 1:2 step-up transformer to the network. See Section 10
for details.
T1/E1/J1 TRANSMIT FRAMER INTERFACE
TSERI1
TSERI2
TSERI3
TSERI4
Y4
B9
J2
R7
I
Transmit Serial Data for Transceivers 1–4.
Transmit NRZ serial data.
Sampled on the falling edge of TCLKT when the transmit-side elastic
store is disabled. Sampled on the falling edge of TSYSCLK when the
transmit-side elastic store is enabled.
TSYSCLK1
TSYSCLK2
TSYSCLK3
TSYSCLK4
H4
J5
A6
Y5
I
Transmit System Clock for Transceivers 1–4.
8.192MHz clock used for
Interleaved Bus Operation. Used when the transmit-side elastic-store
function is enabled. See the Interleaved PCM Bus Operation section for
details on 8.192MHz operation using the IBO.
TSSYNC1
TSSYNC2
TSSYNC3
TSSYNC4
W4
E13
A2
N13
I
Transmit System Sync for Transceivers 1–4.
Only used when the
transmit-side elastic store is enabled. A pulse at this pin will establish
either frame or multiframe boundaries for the transmit side. Should be tied
low in applications that do not use the transmit-side elastic store.
TCLKT1
TCLKT2
TCLKT3
TCLKT4
U4
A9
J3
N9
I
Transmit Clock for Transceivers 1–4.
1.544MHz or a 2.048MHz
primary clock. Used to clock data through the transmit-side formatter. Not
used for most DS33R41 applications.
TCHBLK1
TCHBLK2
TCHBLK3
TCHBLK4
M4
A14
D3
P11
O
Transmit Channel Block for Transceivers 1–4.
A user-programmable
output that can be forced high or low during any of the channels.
Synchronous with TSYSCLK when the transmit-side elastic store is
enabled. Useful for locating individual channels in drop-and-insert
applications, for external per-channel loopback, and for per-channel
conditioning.
TCHCLK1
TCHCLK2
TCHCLK3
TCHCLK4
Y3
C13
E3
L9
O
Transmit Channel Clock for Transceivers 1–4.
A 192kHz (T1) or
256kHz (E1) clock that pulses high during the LSB of each channel. Can
also be programmed to output a gated transmit-bit clock for fractional
T1/E1 applications. Synchronous with TSYSCLK when the transmit-side
elastic store is enabled. Useful for parallel-to-serial conversion of channel
data.
TSYNC1
TSYNC2
TSYNC3
TSYNC4
W3
D13
C2
P6
I/O
Transmit Sync for Transceivers 1–4.
A pulse at this pin will establish
either frame or multiframe boundaries for the transmit side. Can be
programmed to output either a frame or multiframe pulse. If this pin is set
to output pulses at frame boundaries, it can also be set via IOCR1.3 to
output double-wide pulses at signaling frames in T1 mode.
TSIG1
TSIG2
TSIG3
TSIG4
V5
B8
H2
P7
I
Transmit Signaling Input for Transceivers 1–4.
When enabled, this
input will sample signaling bits for insertion into outgoing PCM data
stream. Sampled on the falling edge of TCLKT when the transmit-side
elastic store is disabled. Sampled on the falling edge of TSYSCLK when
the transmit-side elastic store is enabled.
相关PDF资料
PDF描述
DS33W11DK+ IC MAPPING ETHERNET 256-CSBGA
DS33Z11+UNUSED IC ETHERNET MAPPER 169-CSBGA
DS33Z44+ IC MAPPER ETHERNET 256CSBGA
DS33ZH11+ IC MAPPER ETHERNET 100CSBGA
DS34C87TN/NOPB IC LINE DRIVER QUAD CMOS 16-DIP
相关代理商/技术参数
参数描述
DS33R41+ 功能描述:网络控制器与处理器 IC Inv-Mult Enet Mapper w/Quad T1/E1/J1 Trx RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS33W11+ 功能描述:网络控制器与处理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS33W11DK+ 功能描述:以太网开发工具 1/1 E-Net - PDH Design Kit RoHS:否 制造商:Micrel 产品:Evaluation Boards 类型:Ethernet Transceivers 工具用于评估:KSZ8873RLL 接口类型:RMII 工作电源电压:
DS33W41+ 功能描述:网络控制器与处理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray
DS33X11+ 功能描述:网络控制器与处理器 IC Ethernet Over PDH Mapping Devices RoHS:否 制造商:Micrel 产品:Controller Area Network (CAN) 收发器数量: 数据速率: 电源电流(最大值):595 mA 最大工作温度:+ 85 C 安装风格:SMD/SMT 封装 / 箱体:PBGA-400 封装:Tray