- 您现在的位置：买卖IC网 > PDF目录19363 > DSPB56721AF (Freescale Semiconductor)AUDIO PROCESSOR SYMPH 80-LQFP PDF资料下载
参数资料
| 型号： | DSPB56721AF |
| 厂商： | Freescale Semiconductor |
| 文件页数： | 7/54页 |
| 文件大小： | 0K |
| 描述： | AUDIO PROCESSOR SYMPH 80-LQFP |
| 标准包装： | 90 |
| 系列： | DSP56K/Symphony |
| 类型： | 音频处理器 |
| 接口： | 主机接口，I²C，SAI，SPI |
| 时钟速率： | 200MHz |
| 非易失内存： | 外部 |
| 芯片上RAM： | 744kB |
| 电压 - 输入/输出： | 3.30V |
| 电压 - 核心： | 1.00V |
| 工作温度： | 0°C ~ 70°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 80-LQFP |
| 供应商设备封装： | 80-LQFP（14x14） |
| 包装： | 托盘 |
第1页第2页第3页第4页第5页第6页当前第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页
Symphony DSP56720/DSP56721 Multi-Core Audio Processors, Rev. 5
Freescale Semiconductor
15
2.9
Reset, Stop, Mode Select, and Interrupt Timing
Table 7 shows the reset, stop, mode select, and interrupt timing.
Table 7. Reset, Stop, Mode Select, and Interrupt Timing Parameters
No.
Characteristics
Expression
Min
Max
Unit
10
Delay from RESET assertion to all pins at reset value3
—
11
ns
11
Required RESET duration4
Power on, external clock generator, PLL disabled
Power on, external clock generator, PLL enabled
2
× TC
2
× TC
10
—
ns
13
Syn reset deassert delay time
Minimum
2
× TC
10
—
ns
Maximum (PLL enabled)
(2 x TC)+ TLOCK
200
—
us
14
Mode select setup time
—
10.0
—
ns
15
Mode select hold time
—
12
—
ns
16
Minimum edge-triggered interrupt request assertion width
—
7
—
ns
17
Minimum edge-triggered interrupt request deassertion width
—
4
—
ns
18
Delay from interrupt trigger to interrupt code execution
10
× TC + 4
54
—
ns
19
Duration of level sensitive IRQA assertion to ensure interrupt service
(when exiting Stop)1, 2, 3
PLL is active during Stop and Stop delay is enabled (OMR Bit 6 = 0)
(128 Kbytes × TC)
655
—
μs
PLL is active during Stop and Stop delay is not enabled (OMR Bit 6 =
1)
25
× TC
125
—
ns
PLL is not active during Stop and Stop delay is enabled (OMR Bit 6 =
0)
(128 Kbytes
× TC) +
TLOCK
855
—
μs
PLL is not active during Stop and Stop delay is not enabled (OMR Bit
6 = 1)
(25
× TC) + TLOCK
200
—
μs
20
Delay from IRQA, IRQB, IRQC, IRQD, NMI assertion to
general-purpose transfer output valid caused by first interrupt
instruction execution1
10
× TC + 3.8
—
53.8
ns
21
Interrupt Requests Rate1
ESAI, ESAI_1, ESAI_2, ESAI_3, SHI, SHI_1, Timer, Timer_1
12
× TC
—
60.0
ns
DMA
8
× TC
—
40.0
ns
IRQ, NMI (edge trigger)
8
× TC
—
40.0
ns
IRQ (level trigger)
12
× TC
—
60.0
ns
相关PDF资料 |
PDF描述 |
|---|---|
| ESM43DRYI | CONN EDGECARD 86POS DIP .156 SLD |
| DB9W4P500G00LF | CONN DSUB PLUG 9W4 R/A GOLD |
| TPSD107M020R0150 | CAP TANT 100UF 20V 20% 2917 |
| DSPB56725CAF | IC DSP 24BIT 80LQFP |
| TRJC155K050RRJ | CAP TANT 1.5UF 50V 10% 2312 |
相关代理商/技术参数 |
参数描述 |
|---|---|
| DSPB56721AG | 功能描述:数字信号处理器和控制器 - DSP, DSC DSP56721 RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56721AG | 制造商:Freescale Semiconductor 功能描述:Multi-Core Audio Digital Signal Processo |
| DSPB56721CAF | 功能描述:数字信号处理器和控制器 - DSP, DSC 24-BIT 200MHz RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56721CAG | 功能描述:数字信号处理器和控制器 - DSP, DSC 24-BIT 200MHz RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
| DSPB56724AG | 功能描述:数字信号处理器和控制器 - DSP, DSC Multi-Core Audio Processor 144-Pin RoHS:否 制造商:Microchip Technology 核心:dsPIC 数据总线宽度:16 bit 程序存储器大小:16 KB 数据 RAM 大小:2 KB 最大时钟频率:40 MHz 可编程输入/输出端数量:35 定时器数量:3 设备每秒兆指令数:50 MIPs 工作电源电压:3.3 V 最大工作温度:+ 85 C 封装 / 箱体:TQFP-44 安装风格:SMD/SMT |
发布紧急采购，3分钟左右您将得到回复。