- 您现在的位置：买卖IC网 > PDF目录97909 > EMBEDDEDPROCESSOR Single Event Hardened High-Speed, Dual Output PWM; Temperature Range: QML Class Q; Package: 16-SBDIP PDF资料下载
参数资料
| 型号： | EMBEDDEDPROCESSOR |
| 英文描述： | Single Event Hardened High-Speed, Dual Output PWM; Temperature Range: QML Class Q; Package: 16-SBDIP |
| 中文描述： | 嵌入式处理器-的AMD - K6 - 2E号嵌入式处理器数据手册 |
| 文件页数： | 78/368页 |
| 文件大小： | 5669K |
| 代理商： | EMBEDDEDPROCESSOR |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页当前第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页第169页第170页第171页第172页第173页第174页第175页第176页第177页第178页第179页第180页第181页第182页第183页第184页第185页第186页第187页第188页第189页第190页第191页第192页第193页第194页第195页第196页第197页第198页第199页第200页第201页第202页第203页第204页第205页第206页第207页第208页第209页第210页第211页第212页第213页第214页第215页第216页第217页第218页第219页第220页第221页第222页第223页第224页第225页第226页第227页第228页第229页第230页第231页第232页第233页第234页第235页第236页第237页第238页第239页第240页第241页第242页第243页第244页第245页第246页第247页第248页第249页第250页第251页第252页第253页第254页第255页第256页第257页第258页第259页第260页第261页第262页第263页第264页第265页第266页第267页第268页第269页第270页第271页第272页第273页第274页第275页第276页第277页第278页第279页第280页第281页第282页第283页第284页第285页第286页第287页第288页第289页第290页第291页第292页第293页第294页第295页第296页第297页第298页第299页第300页第301页第302页第303页第304页第305页第306页第307页第308页第309页第310页第311页第312页第313页第314页第315页第316页第317页第318页第319页第320页第321页第322页第323页第324页第325页第326页第327页第328页第329页第330页第331页第332页第333页第334页第335页第336页第337页第338页第339页第340页第341页第342页第343页第344页第345页第346页第347页第348页第349页第350页第351页第352页第353页第354页第355页第356页第357页第358页第359页第360页第361页第362页第363页第364页第365页第366页第367页第368页
Chapter 6
AMD PowerNow! Technology
147
23542A/0—September 2000
AMD-K6-2E+ Embedded Processor Data Sheet
Preliminary Information
Figure 56. Bus Divisor and Voltage ID Control (BVC) Field
Table 27. Bus Divisor and Voltage ID Control (BVC) Definition
Bit
Description
R/W Function1
Notes:
1. All bits default to 0 when RESET is asserted, except the VIDO bits which default to 01010b.
31-12
Stop Grant Time-Out Counter (SGTC)
W
Writing a non-zero value to this field causes the processor to enter the
EPM Stop Grant state internally. This 20-bit value is multiplied by 4096
to determine the duration of the EPM Stop Grant state, measured in
processor bus clocks.
11
Bus Divisor and VID Change Mode
(BVCM)
R/W
This bit controls the mode in which the bus-divisor and the voltage
control bits are allowed to change. If BVCM=0, the Bus Divisor and
Voltage ID changes take effect only upon entering the EPM Stop Grant
state as a result of the SGTC field being programmed. BVCM=1 is
reserved.
10
Voltage ID Control (VIDC)
R/W
This bit controls the mode of Voltage ID control. If VIDC=0, the proces-
sor VID[4:0] pins are unchanged upon entering the EPM Stop Grant
state. If VIDC=1, the processor VID[4:0] pins are programmed to the
VIDO value upon entering the EPM Stop Grant state. BIOS should ini-
tialize this bit to 1 during the POST routine.
9-8
Bus Divisor Control (BDC)
R/W
This 2-bit field controls the mode of Bus Divisor control. If
BDC[1:0]=00b, the BF[2:0] pins are sampled at the falling edge of
RESET. If BDC[1:0]=1xb, the IBF[2:0] field is sampled upon entering the
EPM Stop Grant state. BDC[1:0]=01b is reserved. BIOS should initialize
these bits to 10b during the POST routine.
7-5
Internal BF Divisor (IBF[2:0])
R/W
If BDC[1:0]=1xb, the processor EBF[2:0] field of the PSOR is pro-
grammed to the IBF[2:0] value upon entering the EPM Stop Grant
state.
4-0
Voltage ID Output (VIDO)
R/W
This 5-bit value is driven out on the processor VID[4:0] pins upon
entering the EPM Stop Grant state if the VIDC bit=1. These bits are ini-
tialized to 01010b and driven on the processor VID[4:0] pins at RESET.
Reserved
0
12
31
9 8 75
Symbol
Description
Bits
SGTC
Stop Grant Time-out Counter
31-12
BVCM
Bus Divisor and VID Change Mode
11
VIDC
Voltage ID Control
10
BDC
Bus Divisor Control
9-8
IBF[2:0]
Internal BF Divisor
7-5
VIDO
Voltage ID Output
4-0
V
I
D
C
IBF[2:0]
11 10
B
V
C
M
BDC
VIDO
4
SGTC
相关PDF资料 |
PDF描述 |
|---|---|
| EML08GP32UM | M68EML08GP32 M68EML08GP32 Emulation Module Users Manual |
| EMP25P12B | 60V/2.5A Peak, High Frequency Full Bridge FET Driver; Temperature Range: -40°C to 85°C; Package: 20-PDIP |
| EN29F002NB | 5V, Half Duplex, 250kbps Slew Rate Limited, ±15kV ESD Protected, 1/8 Unit Load, RS-485/RS-422 Transceiver; Temperature Range: -40°C to 85°C; Package: 8-SOIC |
| EN29F002NT | 5V, Half Duplex, 250kbps Slew Rate Limited, ±15kV ESD Protected, 1/8 Unit Load, RS-485/RS-422 Transceiver; Temperature Range: -40°C to 85°C; Package: 8-SOIC |
| EN29F002T | 5V, Half Duplex, 250kbps Slew Rate Limited, ±15kV ESD Protected, 1/8 Unit Load, RS-485/RS-422 Transceiver; Temperature Range: -40°C to 85°C; Package: 8-PDIP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EMBER ZIGBEE DEV KIT W/PCWH | 制造商:Custom Computer Services (CCS) 功能描述:KIT DEV EMBER ZIGBEE W/PCWH |
| EMB-ET850-22 | 制造商:IBase Technology (USA) Inc. 功能描述:ET850 COM-E AMD N54L (2.2G) V/L - Bulk |
| EM-BFG11905-NJ | 功能描述:900MHZ FIBERGLASS BASESTATION AN 制造商:nearson inc. 系列:- 包装:散装 零件状态:在售 频率组:UHF（300 MHz ~ 1 GHz） 频率（中心/带）:915MHz 频率范围:902MHz ~ 928MHz 天线类型:鞭状，直形 频带数:1 VSWR:1.5 回波损耗:- 增益:5dBi 功率 - 最大值:100W 特性:- 端接:连接器，N 母型 侵入防护:IP66 安装类型:连接器安装 高度（最大值）:20.669"（525.00mm） 应用:- 标准包装:1 |
| EMB-FTP-T-TM4C129-21P | 制造商:InterNiche Technologies 功能描述:EMBFTP (SERVER) - Virtual or Non-Physical Inventory (Software & Literature) |
| EMBFTP-T-TM4C129-21P | 制造商:InterNiche Technologies 功能描述:EMBTCP - Virtual or Non-Physical Inventory (Software & Literature) |
发布紧急采购，3分钟左右您将得到回复。