- 您现在的位置：买卖IC网 > PDF目录11581 > ENC424J600T-I/ML (Microchip Technology)IC ETHERNET CTRLR W/SPI 44-QFN PDF资料下载
参数资料
| 型号： | ENC424J600T-I/ML |
| 厂商： | Microchip Technology |
| 文件页数： | 66/168页 |
| 文件大小： | 0K |
| 描述： | IC ETHERNET CTRLR W/SPI 44-QFN |
| 视频文件： | Fast 100 Mbps Ethernet PICtail Plus Overview |
| 标准包装： | 1,600 |
| 控制器类型： | 以太网控制器（IEEE 802.3） |
| 接口： | SPI |
| 电源电压： | 3 V ~ 3.6 V |
| 电流 - 电源： | 96mA |
| 工作温度： | -40°C ~ 85°C |
| 安装类型： | 表面贴装 |
| 封装/外壳： | 44-VQFN 裸露焊盘 |
| 供应商设备封装： | 44-QFN（8x8） |
| 包装： | 带卷 (TR) |
| 配用： | AC164132-ND - BOARD DAUGHTER PICTAIL ETHERNET |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页第118页第119页第120页第121页第122页第123页第124页第125页第126页第127页第128页第129页第130页第131页第132页第133页第134页第135页第136页第137页第138页第139页第140页第141页第142页第143页第144页第145页第146页第147页第148页第149页第150页第151页第152页第153页第154页第155页第156页第157页第158页第159页第160页第161页第162页第163页第164页第165页第166页第167页第168页
PIC18F2220/2320/4220/4320
DS39599G-page 156
2007 Microchip Technology Inc.
17.3.1
REGISTERS
The MSSP module has four registers for SPI mode
operation. These are:
MSSP Control Register 1 (SSPCON1)
MSSP Status Register (SSPSTAT)
Serial Receive/Transmit Buffer (SSPBUF)
MSSP Shift Register (SSPSR) – Not directly
accessible
SSPCON1 and SSPSTAT are the control and status
registers in SPI mode operation. The SSPCON1 regis-
ter is readable and writable. The lower six bits of the
SSPSTAT are read-only. The upper two bits of the
SSPSTAT are read/write.
SSPSR is the shift register used for shifting data in or
out. SSPBUF is the buffer register to which data bytes
are written to or read from.
In receive operations, SSPSR and SSPBUF together
create a double-buffered receiver. When SSPSR
receives a complete byte, it is transferred to SSPBUF
and the SSPIF interrupt is set.
During transmission, the SSPBUF is not double-
buffered. A write to SSPBUF will write to both SSPBUF
and SSPSR.
REGISTER 17-1:
SSPSTAT: MSSP STATUS REGISTER (SPI MODE)
R/W-0
R-0
SMP
CKE
D/A
PS
R/W
UA
BF
bit 7
bit 0
Legend:
R = Readable bit
W = Writable bit
U = Unimplemented bit, read as ‘0’
-n = Value at POR
‘1’ = Bit is set
‘0’ = Bit is cleared
x = Bit is unknown
bit 7
SMP: Sample bit
SPI Master mode:
1 = Input data sampled at end of data output time
0 = Input data sampled at middle of data output time
SPI Slave mode:
SMP must be cleared when SPI is used in Slave mode.
bit 6
CKE: SPI Clock Edge Select bit
When CKP = 0:
1 = Data transmitted on rising edge of SCK
0 = Data transmitted on falling edge of SCK
When CKP = 1:
1 = Data transmitted on falling edge of SCK
0 = Data transmitted on rising edge of SCK
bit 5
D/A: Data/Address bit
Used in I2C mode only.
bit 4
P: Stop bit
Used in I2C mode only.
bit 3
S: Start bit
Used in I2C mode only.
bit 2
R/W: Read/Write Information bit
Used in I2C mode only.
bit 1
UA: Update Address bit
Used in I2C mode only.
bit 0
BF: Buffer Full Status bit (Receive mode only)
1 = Receive complete, SSPBUF is full
0 = Receive not complete, SSPBUF is empty
相关PDF资料 |
PDF描述 |
|---|---|
| PIC16F677-E/P | IC PIC MCU FLASH 2KX14 20DIP |
| MCP2155-I/P | IC IRDA PROTOCOL CTRLR 18DIP |
| MCP2150T-I/SS | IC IRDA STD CONTROLLER 20SSOP |
| MCP2155T-I/SO | IC IRDA PROTOCOL CONTRLR 18-SOIC |
| PIC18F25J10T-I/SS | IC PIC MCU FLASH 16KX16 28SSOP |
相关代理商/技术参数 |
参数描述 |
|---|---|
| ENC424J600T-IPT | 制造商:MICROCHIP 制造商全称:Microchip Technology 功能描述:Stand-Alone 10/100 Ethernet Controller with SPI or Parallel Interface |
| ENC431D05A | 制造商:未知厂家 制造商全称:未知厂家 功能描述: |
| ENC431D-05A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:STD MOV |
| ENC431D07A | 制造商:未知厂家 制造商全称:未知厂家 功能描述: |
| ENC431D-07A | 制造商:未知厂家 制造商全称:未知厂家 功能描述:STD MOV |
发布紧急采购，3分钟左右您将得到回复。