- 您现在的位置：买卖IC网 > PDF目录362734 > EP1C6T240I8ES (Altera Corporation) Cyclone FPGA Family Data Sheet PDF资料下载
参数资料
| 型号： | EP1C6T240I8ES |
| 厂商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family Data Sheet |
| 中文描述： | 气旋的FPGA系列数据手册 |
| 文件页数： | 54/104页 |
| 文件大小： | 763K |
| 代理商： | EP1C6T240I8ES |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页当前第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页
2–48
Preliminary
Altera Corporation
January 2007
Cyclone Device Handbook, Volume 1
A programmable delay chain on each DQS pin allows for either a 90°
phase shift (for DDR SDRAM), or a 72° phase shift (for FCRAM) which
automatically center-aligns input DQS synchronization signals within the
data window of their corresponding DQ data signals. The phase-shifted
DQS signals drive the global clock network. This global DQS signal clocks
DQ signals on internal LE registers.
These DQS delay elements combine with the PLL’s clocking and phase
shift ability to provide a complete hardware solution for interfacing to
high-speed memory.
The clock phase shift allows the PLL to clock the DQ output enable and
output paths. The designer should use the following guidelines to meet
133 MHz performance for DDR SDRAM and FCRAM interfaces:
■
■
The DQS signal must be in the middle of the DQ group it clocks
Resynchronize the incoming data to the logic array clock using
successive LE registers or FIFO buffers
LE registers must be placed in the LAB adjacent to the DQ I/O pin
column it is fed by
■
Figure 2–34
illustrates DDR SDRAM and FCRAM interfacing from the
I/O through the dedicated circuitry to the logic array.
EP1C6
144-pin TQFP
4
32
240-pin PQFP
4
32
256-pin FineLine BGA
4
32
EP1C12
240-pin PQFP
4
32
256-pin FineLine BGA
4
32
324-pin FineLine BGA
8
64
EP1C20
324-pin FineLine BGA
8
64
400-pin FineLine BGA
8
64
Note to
Table 2–10
:
(1)
EP1C3 devices in the 100-pin TQFP package do not have any DQ pin groups in
I/O bank 1.
Table 2–10. DQ Pin Groups (Part 2 of 2)
Device
Package
Number of
×
8 DQ
Pin Groups
Total DQ Pin
Count
相关PDF资料 |
PDF描述 |
|---|---|
| EP1C6T256C6ES | Cyclone FPGA Family Data Sheet |
| EP1C6T256C7ES | Cyclone FPGA Family Data Sheet |
| EP1C6T256C8ES | Cyclone FPGA Family Data Sheet |
| EP1C6T256I6ES | Cyclone FPGA Family Data Sheet |
| EP1C6T256I7ES | Cyclone FPGA Family Data Sheet |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP1F | 制造商:NEC 制造商全称:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1 | 制造商:NEC 制造商全称:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1FB3G1S | 制造商:World Products 功能描述:Electromechanical Relay SPDT 25A 12VDC 225Ohm Through Hole |
| EP1F-B3G1T | 制造商:NEC 制造商全称:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1TT | 制造商:NEC 制造商全称:NEC 功能描述:HIGH HEAT RESISTIVITY |
发布紧急采购，3分钟左右您将得到回复。