参数资料
| 型号： | EP20K200EFI484-2X |
| 厂商： | Altera |
| 文件页数： | 66/117页 |
| 文件大小： | 0K |
| 描述： | IC APEX 20KE FPGA 200K 484-FBGA |
| 产品培训模块： | Three Reasons to Use FPGA's in Industrial Designs |
| 标准包装： | 60 |
| 系列： | APEX-20K® |
| LAB/CLB数： | 832 |
| 逻辑元件/单元数： | 8320 |
| RAM 位总计： | 106496 |
| 输入/输出数： | 376 |
| 门数： | 404000 |
| 电源电压： | 1.71 V ~ 1.89 V |
| 安装类型： | 表面贴装 |
| 工作温度： | -40°C ~ 100°C |
| 封装/外壳： | 484-BGA |
| 供应商设备封装： | 484-FBGA（23x23） |
| 其它名称： | 544-2093 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页当前第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页第93页第94页第95页第96页第97页第98页第99页第100页第101页第102页第103页第104页第105页第106页第107页第108页第109页第110页第111页第112页第113页第114页第115页第116页第117页
52
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Notes to Table 16:
(1)
To implement the ClockLock and ClockBoost circuitry with the Quartus II software, designers must specify the
input frequency. The Quartus II software tunes the PLL in the ClockLock and ClockBoost circuitry to this frequency.
The fCLKDEV parameter specifies how much the incoming clock can differ from the specified frequency during
device operation. Simulation does not reflect this parameter.
(2)
Twenty-five thousand parts per million (PPM) equates to 2.5% of input clock period.
(3)
During device configuration, the ClockLock and ClockBoost circuitry is configured before the rest of the device. If
the incoming clock is supplied during configuration, the ClockLock and ClockBoost circuitry locks during
configuration because the tLOCK value is less than the time required for configuration.
(4)
The tJITTER specification is measured under long-term observation.
for APEX 20KE devices.
Table 17. APEX 20KE ClockLock & ClockBoost Parameters
Symbol
Parameter
Conditions
Min
Typ
Max
Unit
tR
Input rise time
5ns
tF
Input fall time
5ns
tINDUTY
Input duty cycle
40
60
%
tINJITTER
Input jitter peak-to-peak
2
% of input
period
peak-to-
peak
tOUTJITTER
Jitter on ClockLock or ClockBoost-
generated clock
0.35
% of
output period
RMS
tOUTDUTY
Duty cycle for ClockLock or
ClockBoost-generated clock
45
55
%
Time required for ClockLock or
ClockBoost to acquire lock
40
s
相关PDF资料 |
PDF描述 |
|---|---|
| EP20K200EFC484-1X | IC APEX 20KE FPGA 200K 484-FBGA |
| EMC60DRYN-S13 | CONN EDGECARD 120POS .100 EXTEND |
| EMC60DRYH-S13 | CONN EDGECARD 120POS .100 EXTEND |
| RSC30DTEN | CONN EDGECARD 60POS .100 EYELET |
| 865625SLTLF | CONN DSUB FEMAL 25POS CRIMP GOLD |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EP20K200EFI484-3ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K200EFI672-1ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K200EFI672-2ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
| EP20K200EFI672-2X | 功能描述:IC APEX 20KE FPGA 200K 672-FBGA RoHS:否 类别:集成电路 (IC) >> 嵌入式 - FPGA（现场可编程门阵列） 系列:APEX-20K® 产品变化通告:XC4000(E,L) Discontinuation 01/April/2002 标准包装:24 系列:XC4000E/X LAB/CLB数:100 逻辑元件/单元数:238 RAM 位总计:3200 输入/输出数:80 门数:3000 电源电压:4.5 V ~ 5.5 V 安装类型:表面贴装 工作温度:-40°C ~ 100°C 封装/外壳:120-BCBGA 供应商设备封装:120-CPGA（34.55x34.55） |
| EP20K200EFI672-3ES | 制造商:未知厂家 制造商全称:未知厂家 功能描述:FPGA |
发布紧急采购，3分钟左右您将得到回复。