- 您现在的位置：买卖IC网 > PDF目录16426 > EVAL-ADAU1446EBZ (Analog Devices Inc)BOARD EVAL FOR ADAU1446 PDF资料下载
参数资料
| 型号： | EVAL-ADAU1446EBZ |
| 厂商： | Analog Devices Inc |
| 文件页数： | 56/92页 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR ADAU1446 |
| 标准包装： | 1 |
| 系列： | SigmaDSP® |
| 主要目的： | 音频，音频处理 |
| 嵌入式： | 是，DSP |
| 已用 IC / 零件： | ADAU1446 |
| 主要属性： | 单芯片多通道 28/56 位音频 DSP |
| 次要属性： | I²C & SPI 接口 |
| 已供物品： | 板，软件 |
第1页第2页第3页第4页第5页第6页第7页第8页第9页第10页第11页第12页第13页第14页第15页第16页第17页第18页第19页第20页第21页第22页第23页第24页第25页第26页第27页第28页第29页第30页第31页第32页第33页第34页第35页第36页第37页第38页第39页第40页第41页第42页第43页第44页第45页第46页第47页第48页第49页第50页第51页第52页第53页第54页第55页当前第56页第57页第58页第59页第60页第61页第62页第63页第64页第65页第66页第67页第68页第69页第70页第71页第72页第73页第74页第75页第76页第77页第78页第79页第80页第81页第82页第83页第84页第85页第86页第87页第88页第89页第90页第91页第92页
ADAU1445/ADAU1446
Rev. A | Page 6 of 92
DIGITAL TIMING SPECIFICATIONS
TA = 40°C to +105°C, DVDD = 1.8 V, IOVDD = 3.3 V.
Table 2.
Parameter1
Min
Max
Unit
Description
MASTER CLOCK
fMP
2.822
24.576
MHz
Master clock (MCLK) frequency. See the Master Clock and PLL section.
tMP
40.69
354.36
ns
Master clock (MCLK) period. See the
Master Clock and PLL section.
tMD
25
75
%
Master clock (MCLK) duty cycle.
CLKOUT Jitter
250
ps
Cycle-to-cycle rms average.
CORE CLOCK
fCORE
172.032
MHz
DSP core clock frequency.
SERIAL PORT
fBCLK
24.576
MHz
BCLK frequency.
tBCLK
40.69
ns
BCLK period.
tBIL
30
ns
BCLKx low pulse width, slave mode.
tBIH
30
ns
BCLKx high pulse width, slave mode.
tLIS
20
ns
LRCLKx setup to BCLKx input rising edge, slave mode.
tLIH
20
ns
LRCLKx hold from BCLKx input rising edge, slave mode.
tSIS
10
ns
SDATA_INx setup to BCLKx input rising edge.
tSIH
10
ns
SDATA_INx hold from BCLKx input rising edge.
tTS
5
ns
BCLKx output falling edge to LRCLKx output timing skew.
tSODS
30
ns
SDATA_OUTx delay in slave mode from BCLKx output falling edge.
tSODM
30
ns
SDATA_OUTx delay in master mode from BCLKx output falling edge.
SPI PORT
fCCLK write
32
MHz
CCLK frequency.2
fCCLK read
16
MHz
CCLK frequency.2
tCCPL
20
ns
CCLK pulse width low.
tCCPH
20
ns
CCLK pulse width high.
tCLS
0
ns
CLATCH setup to CCLK rising edge.
tCLH
35
ns
CLATCH hold from CCLK rising edge.
tCLPH
20
ns
CLATCH pulse width high.
tCLDLY
20
ns
Minimum delay between CLATCH low pulses.
tCDS
0
ns
CDATA setup to CCLK rising edge.
tCDH
35
ns
CDATA hold from CCLK rising edge.
tCOV
40
ns
COUT valid output delay from CCLK falling edge.
I2C PORT
fSCL
400
kHz
SCL clock frequency.
tSCLH
0.6
μs
SCL pulse width high.
tSCLL
1.3
μs
SCL pulse width low.
tSCS
0.6
μs
Start and repeated start condition setup time.
tSCH
0.6
μs
Start condition hold time.
tDS
100
ns
Data setup time.
tDH
0.9
μs
Data hold time.
tSCLR
300
ns
SCL rise time.
tSCLF
300
ns
SCL fall time.
tSDR
300
ns
SDA rise time.
tSDF
300
ns
SDA fall time.
tBFT
1.3
μs
Bus-free time between stop and start.
MULTIPURPOSE PINS AND RESET
fMP
fS/2
Hz
MPx maximum switching rate.
tMPIL
1.5 × 1/fS,NORMAL
μs
MPx pin input latency until high/low value is read by core. Guaranteed by
design.
tRLPW
10
ns
RESET low pulse width.
1 All timing specifications are given for the default (I2S) states of the serial audio input ports and the serial audio output ports (see Table 24 and Table 28).
2 Maximum SPI CCLK clock frequency is dependent on current drive strength and capacitive loads on the circuit board.
相关PDF资料 |
PDF描述 |
|---|---|
| GEA22DTMT | CONN EDGECARD 44POS R/A .125 SLD |
| EMC06DREH-S93 | CONN EDGECARD 12POS .100 EYELET |
| LK2125R27M-T | INDUCTOR MULTILAYER .27UH 0805 |
| VE-204-EX | CONVERTER MOD DC/DC 48V 75W |
| UMA1E330MDD | CAP ALUM 33UF 25V 20% RADIAL |
相关代理商/技术参数 |
参数描述 |
|---|---|
| EVAL-ADAU1590EBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
| EVAL-ADAU1592EBZ | 制造商:Analog Devices 功能描述:Evaluation Board For ADAU1592 制造商:Analog Devices 功能描述:EVAL BOARD - Boxed Product (Development Kits) |
| EVAL-ADAU1701EB | 制造商:Analog Devices 功能描述:EVAL BOARD FOR SIGMADSP AUDIO PROCESSOR - Bulk |
| EVAL-ADAU1701EBZ | 制造商:Analog Devices 功能描述:EVAL BOARD - Bulk |
| EVAL-ADAU1701MINIZ | 功能描述:BOARD EVAL SIGMADSP AUD ADAU1701 RoHS:是 类别:编程器，开发系统 >> 通用嵌入式开发板和套件（MCU、DSP、FPGA、CPLD等） 系列:SigmaDSP® 产品培训模块:Blackfin® Processor Core Architecture Overview Blackfin® Device Drivers Blackfin® Optimizations for Performance and Power Consumption Blackfin® System Services 特色产品:Blackfin? BF50x Series Processors 标准包装:1 系列:Blackfin® 类型:DSP 适用于相关产品:ADSP-BF548 所含物品:板，软件，4x4 键盘，光学拨轮，QVGA 触摸屏 LCD 和 40G 硬盘 配用:ADZS-BFBLUET-EZEXT-ND - EZ-EXTENDER DAUGHTERBOARDADZS-BFLLCD-EZEXT-ND - BOARD EXT LANDSCAP LCD INTERFACE 相关产品:ADSP-BF542BBCZ-4A-ND - IC DSP 16BIT 400MHZ 400CSBGAADSP-BF544MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF542KBCZ-6A-ND - IC DSP 16BIT 600MHZ 400CSBGAADSP-BF547MBBCZ-5M-ND - IC DSP 16BIT 533MHZ MDDR 400CBGAADSP-BF548BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF547BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF544BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGAADSP-BF542BBCZ-5A-ND - IC DSP 16BIT 533MHZ 400CSBGA |
发布紧急采购，3分钟左右您将得到回复。